К эволюции методов корпусирования

К эволюции методов корпусирования

Выпуск 18(6742) от 16 сентября 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Конкуренция в полупроводниковой промышленности постоянно ужесточается, особенно при переходе на меньшие проектные нормы. Требования как миниатюризации, так и гетерогенной интеграции приводят к повышению значения методик корпусирования. Перспективные методики корпусирования все более миниатюрных и тонких полупроводниковых приборов призваны обеспечить создание устройств с высокой производительностью и низким энергопотреблением.

Корпусирование – ​процесс, при котором изготовленные полупроводниковые приборы (кристаллы ИС или сами приборы) помещаются без повреждений в предусмотренный технологическим процессом корпус и подключаются к устройствам ввода/вывода для соединения с внешними цепями/сетями. Ранее этот процесс, как правило, считался простой и вспомогательной работой, поскольку он выполнялся во время собственно технологического процесса производства полупроводниковых приборов, а не во время последующих операций, определявших их качество (операции тестирования). Однако в последнее время, когда с одной стороны минимальные размеры топологических элементов уменьшаются до 5 нм и менее, а с другой стороны растет вероятность того, что производство полупроводниковых приборов столкнется с физическими ограничениями в течение следующих нескольких лет, технология корпусирования привлекает больше внимания, чем -когда-либо.

Одной из крупнейших полупроводниковых корпораций, рассматривающих процесс корпусирования как ключевой, тесно связанный с клиентами и представляющий собой полупроводниковый продукт, является южнокорейская SK Hynix. Представляемая статья подготовлена ее специалистами.


Переосмысление технологии корпусирования

В связи с постоянным спросом на продукты с высокой производительностью и высокой емкостью памяти, такие технологии, как методика перераспределения слоев (RDL), метод перевернутого кристалла и технология TSV, активно использовались в модулях уже 10 лет назад (рис. 1). Эти технологии отходят от традиционного метода корпусирования на уровне кристалла и реализуют этот процесс на уровне кремниевой (Si) пластины или на уровне пластины, на которой происходит этажирование кристаллов, что позволяет значительно повысить производительность и емкость продукции. В частности, SK Hynix лидирует на рынке в таких секторах, как методики этажирования с использованием технологии TSV – ​например схемы памяти с высокой пропускной способностью (high-bandwidth memory, HBM), которые представляют собой решение для встраиваемой памяти, а также методики формирования 3D этажерок (3DS), являющихся решением памяти с высокой емкостью (high density memory, HDM) для серверов (рис. 2).



Источник: SK Hynix

Рисунок 1. Эволюция технологии корпусирования



Источник: Micromachines via EE Times

Рисунок 2. Варианты технологии FOWLP, включая опции сборки «сначала кристалл» и «сначала RDL»


RDL (Redistribution Layer) – ​методика перераспределения слоев, процесс, вовлекающий в себя работу с одним-двумя слоями металлизации и двумя-тремя слоями полимерного диэлектрического материала, такого как полиимид или бензоциклобутен. Цель – ​изменения местоположения контактных площадок на кристалле ИС (для большего удобства монтажа на плату или в систему) в случаях, когда поставщикам конечных электронных систем не подходят имеющиеся на рынке или в их товарно-материальных запасах ИС, а заказ специализированных ИС не выгоден.

Flip chip – ​метод перевернутого кристалла, предусматривающий переворот и склеивания кристалла с использованием небольшого контактного столбика, называемого шариком (каплей) припоя, размером в несколько десятков микрон, выступающего на подложке чипа.

TSV (through-silicon via) – ​технология TSV, технология этажерочных межсоединений сквозь подложку ИС и/или сквозь кремниевую пластину (интерпозер/промежуточную плату), одна из технологий трехмерного корпусирования, предполагающая этажерочное расположение кристаллов с целью экономии занимаемого пространства. Альтернативные типы трехмерного корпусирования (например, Silicon Carrier Packaging Technology корпорации IBM) не предполагают этажирования, но подложки носителей с TSV используются для обеспечения формирования межсоединений различных кристаллов ИС в одном модуле. В большинстве трехмерных модулей этажерочно расположенные кристаллы соединяются боковыми (краевыми) межсоединениями. Такие межсоединения несколько увеличивают длину и ширину модуля и обычно требуют наличия дополнительных промежуточных слоев между кристаллами. В некоторых трехмерных конструкциях TSV заменяют боковые межсоединения за счет создания вертикальных сквозных межсоединений, проходящих через подложку кристаллов. В результате не происходит увеличения длины и ширины модуля. Если удается отказаться от промежуточных слоев, TSV 3D модули оказываются более плоскими, чем 3D модули с боковыми межсоединениями. Такая TSV методика также имеет название TSS (Through-Silicon Stacking или Thru-Silicon Stacking). В 3D ИС TSV технология используется аналогичным образом, но на уровне одного интегрированного кристалла, созданного путем этажирования кремниевых пластин и/или кристаллов ИС, объединенных вертикальными межсоединениями в единый прибор. Благодаря этому в малом объеме удается создать бóльшую функциональность. Кроме того, значительно сокращается длина межсоединений, что приводит к увеличению быстродействия.

В 2016 г. корпорация SK Hynix впервые применила метод MR-MUF, при котором четыре кристалла толщиной 50 мкм были размещены один за другим и одновременно соединены с использованием технологии этажирования TSV, что позволило разработать память 3DS для серверов. Недавно корпорация применила эту технологию к 8‑слойной этажерке HBM. Используя несколько тепловых фиктивных столбиковых выводов в качестве теплоотвода и формовочный материал с высокой теплопроводностью в качестве материала для заполнения зазоров, SK Hynix значительно снизила остроту вопроса тепловыделения, вызванную увеличением пропускной способности памяти, одновременно значительно снизив высокую стоимость изготовления TSV.

MR-MUF (Mass reflow molded underfill) – ​метод массовой пайки расплавлением дозированного припоя и групповой опрессовки, способ размещения нескольких микросхем на нижней подложке и их одновременного прикрепления с помощью оплавления, а затем одновременного заполнения зазора между микросхемами или между микросхемой и подложкой формовочным материалом, в основном применяется в методе перевернутого кристалла и в методе этажирования кристаллов ИС с использованием технологии TSV.


Емкость памяти третует эффективной технологии

Технология TSV, используемая в HBM, представляет собой метод вертикального этажирования нескольких кристаллов ИС – ​как правило от четырех до восьми – ​с использованием кремниевых сквозных электродов и столбиковых микровыводов. В связи с постоянным ростом спроса на продукты с высокой емкостью памяти, как ожидается, потребуется технология этажирования кристаллов ИС в 12–16 слоев или даже выше. Для этого необходимо с одной стороны уменьшить толщину кристаллов и размер столбиковых электродов, а с другой, в ближайшем будущем, начать применять технологию гибридного соединения (hybrid bonding), которая позволяет отказаться от заполнителя между кристаллами для непосредственного подключения к медным электродам (рис. 3).



Источник: SK Hynix

Рисунок 3. Использование TSV-технологии в схемах памяти


Метод гибридного соединения позволяет значительно уменьшить размер электрода по сравнению с методом, использующим столбиковые микровыводы, и тем самым увеличить число устройств ввода/вывода на единицу площади, что значительно снижает энергопотребление. В то же время этот метод позволяет создавать модули большой емкости за счет значительного уменьшения зазора между кристаллами. Это также улучшает теплорассеяние, эффективно решая проблему выработки тепла, вызванную увеличением энергопотребления.

Hybrid bonding – ​гибридное соединение, способ одновременного соединения металлического электрода, например медного, и неорганического изолирующего слоя. Этот метод, как способ интеграции по меньшей мере двух разных кристаллов ИС в один корпус/модуль, может позволить уменьшить шаг межсоединений и, как ожидается, будет широко использоваться для вертикального этажирования нескольких кристаллов типа «система-на-кристалле» (SoC), SoC-памяти и памяти.

Продолжение следует…


Ho-Young Son. Advanced Packaging Technologies Overcoming the Memory System Performance and Capacity Limitation. EE Times, 07.21.2021 https://www.eetimes.com/advanced-packaging-technologies-overcoming-the-memory-system-performance-and


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.