Материалы ISSCC‑2021: чиплеты

Материалы ISSCC‑2021: чиплеты

Выпуск 7(6731) от 08 апреля 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

В области системной интеграции наблюдается тенденция перехода от наращивания функциональных возможностей «систем-на-кристалле» (SoC) к технологии, интегрирующей каждый СФ-блок как физически отдельный чиплет. Новая парадигма наиболее удачно была представлена на специализированной секции 68-й Международной конференции по твердотельным ИС (International Solid State Circuit Conference, ISSCC), впервые проводившейся в 2021 г. в виртуальном режиме.

О тенденции перехода от интеграции функ-циональности «системы-на-кристалле» к технологии, в которой каждый интегрируемый СФ-блок является отдельным чиплетом, уже сказано достаточно много. На одной из секций ISSCC‑2021 этой тематике было посвящено восемь докладов, при этом в трех из них описывались системы, уже выведенные на рынок, а также технологические тенденции и экосистемы, необходимые для ускорения внедрения нового подхода к проектированию. Это доклады специалистов корпораций Advanced Micro Devices (AMD, Санта-Клара, шт. Калифорния, США), Taiwan Semiconductor Manufacturing (TSMC, Синьчжу, Тайвань) и Межуниверситетского центра микроэлектроники (IMEC, Левен, Бельгия).


AMD, начало работ

Новейшие процессоры корпорации AMD хорошо известны своим чиплетным подходом, который позволил оптимизировать проектирование и использовать при создании конкретных кристаллов процессоров наиболее подходящие проектные нормы. В качестве примера на ISSCC‑2021 рассматривалась разработка серверного процессора EPYC.

Идея схем, состоящих из нескольких кристаллов ИС, не нова. В виде многокристального модуля (МСМ) она возникла еще во времена керамических подложек, а затем была реализована и на органических подложках. Новая эра многокристальных (чиплетных) подходов родилась благодаря замедлению и даже прекращению действия т. н. «закона Мура», с одной стороны, и достижениям в области методик корпусирования – ​с другой стороны.

Основным коммерческим аргументом использования технологии чиплетов, насколько это касается корпорации AMD, по-видимому, стало снижение удельных издержек при формировании годного кристалла. Увеличение выхода годных – ​одно из естественных преимуществ снижения размеров кристаллов ИС. При этом каждая пластина, которую обрабатывает для AMD кремниевый завод, содержит меньшее число отказавших кристаллов. Поскольку дефект, возникший на любом месте большого кристалла, способен вывести его из строя, разделение большого кристалла на четыре кристалла меньшего размера позволяет получить три годных кристалла из четырех вместо потери всего большого кристалла.

Специалисты описали преимущества МСМ-подхода по сравнению с созданием традиционных монолитных приборов на примере серверного процессора EPYC.

Отрицательным моментом при переходе от монолитной конструкции к МСМ на основе чиплетов может стать увеличение занимаемой площади по сравнению с гипотетической конструкцией монолитного процессора EPYC 1-го поколения. МСМ EPYC 1-го поколения по площади примерно на 10% больше, чем гипотетический монолитный процессор EPYC (рис. 1).



Источник: ISSCC2021

Рисунок 1. Снижение издержек на формирование кристалла ИС EPYC первого поколения за счет разделения конструкции на чиплеты


Данный отрицательный момент связан с тем, что «дополнительные» 10% площади МСМ EPYC 1-го поколения, по сравнению с гипотетическим монокристальным процессором EPYC 1-го поколения, необходимы для обеспечения межкристальной связи, размещения избыточной логики и других неназванных элементов. Но этот отрицательный момент с лихвой перекрывается экономическим выигрышем – ​общая стоимость формирования четырех чиплетов, по внутренним оценкам корпорации AMD, оказалась на 41% ниже аналогичного показателя гипотетического монолитного процессора.

Итак, хоть и с трудностями, но на уровне 1-го поколения процессоров EPYC удалось добиться 40%-ного снижения затрат на формирование структуры физического уровня. Чего же можно добиться на уровне 2-го поколения EPYC?


Высокие ставки

Многие разработчики ИС, особенно специализирующиеся в области приборов для высокопроизводительных вычислений (HPC), признают, что для сохранения технологического лидерства наряду с переходом от монолитных к многокристальным (на основе чиплетов) конструкциям требуется и использование новейших технологических процессов (с меньшими проектными нормами). Но дальнейшее масштабирование связано с резким повышением издержек – ​особенно ярко это проявляется на уровне проектных норм менее 14/16 нм (рис. 2).



Источник: ISSCC2021

Рисунок 2. Повышение удельных (на 1 мм2) издержек на формирование годного кристалла при уменьшении проектных норм (условные единицы, данные корпорации AMD)


Решения на основе чиплетов обеспечивают оптимизацию стоимости и производительности. В рамках процессора EPYC специалисты корпорации AMD разделили конструкцию по уровням проектных норм. Функциональные блоки центрального процессора, которые в наибольшей мере выигрывают от масштабирования, реализованы по 7-нм технологическому процессу, аналоговые блоки и блоки устройств ввода–вывода – ​по более зрелым проектным нормам. Все это имеет смысл – ​аналоговые схемы просто не выигрывают от масштабирования транзисторов или шага межсоединений.

Вычислительный комплексный кристалл EPYC 2-го поколения на 86% ориентирован на функции центрального процессора и кэш-память 3-го уровня (СОЗУ). Все это оправдывает использование дорогостоящего 7-нм технологического процесса.

Аналоговые блоки и устройства ввода–вывода занимают значительную часть площади высокопроизводительных процессоров настольных ПК и серверов. Это хорошо иллюстрирует пример процессора EPYC2, в котором размещен довольно большой кристалл, занятый устройствами ввода–вывода (рис. 3). Ввод–вывод данных в таких ИС осуществляется за счет множества последовательных шин или каналов, таких как PCIe(128 каналов в EPIC2) и DDR-каналы.



Источник: ISSCC2021

Рисунок 3. Эволюция решений корпорации AMD на основе чиплетов

* NUMA (non-uniform memory architecture) – неоднородная архитектура памяти, особый вид организации подсистемы памяти в многопроцессорных и многоядерных платформах AMD. Обеспечивает практически одинаковые задержки при доступе к памяти со стороны любого процессора и ядра, но является потенциальным узким местом по пропускной способности.


Разделение кремниевого кристалла на чип-леты – ​это только первая часть проблемы. Решив одну проблему, чиплеты породили новые трудности при проектировании. Соединение девяти чиплетов на одной подложке модуля потребовало серьезных проектных изысканий.

Тем не менее работа по продвижению процессора EPIC2 в область реального проектирования методом смешения (выбора элементов) и подгонки принесла свои плоды. По расчетам специалистов корпорации AMD, затраты на проектирование конструкций с отдельным кристаллом устройств ввода–вывода, реализованным по более дешевому 14-нм технологическому процессу (при том что вычислительные чиплеты реализуются по 7-нм процессу), будут снижены по всему ассортименту продукции с учетом числа ядер и производительности. Если же сравнивать новые конструкции EPIC2 с монолитными процессами, содержащими от 24 до 48 ядер, то издержки производства проектирования снижаются вдвое. Разработчики AMD отмечают, что реализация более крупных ядер в качестве монолитных попросту неосуществима. Судя по результатам работ AMD, альтернативы чиплетам действительно не существует. Они на данный момент являются шагом вперед.

Оценивая дальнейшие перспективы, проектировщики AMD указывают на ряд многообещающих возможностей. К ним относятся снижение накладных расходов за счет использования интерпозеров и увеличения плотности размещения межсоединений, этажирование кристаллов памяти непосредственно на вычислительный кристалл, а также «подлинное» 3D-этажирование (TSS).


Фактор кремниевых заводов

До появления полной и открытой экосистемы использовать чиплеты смогут только несколько крупнейших производителей ИС. При этом в подобной экосистеме центральную роль будут играть кремниевые заводы. С этой точки зрения интересно рассмотреть планы TSMC.

Специалисты этого крупнейшего «чистого» кремниевого завода отмечают, что дальнейшее развитие полупроводниковых технологий определяется взаимодействием двух основных концепций, пришедших на смену закону Мура: «Больше Мура» (More Moore – ​дальнейшее масштабирование) и «Больше, чем Мур» (More than Moore – ​использование 2,5/3D-интеграции). Свое дальнейшее развитие TSMC в целом определяет на основе трех взаимодополняющих направлений:

развитие 3D ИС и перспективных методик корпусирования;

совершенствование кремниевой технологии;

совместная оптимизация кристалла, наборов средств проектирования процессов (PDK), проектирования и ПО.

С точки зрения чиплетного подхода, в рамках концепции «Больше Мура» основное внимание уделяется: размерам кристаллов для высокопроизводительных вычислений; масштабированию устройств ввода–вывода, несинхронизированному с масштабированием цифровой логики; повторному использованию СФ-блоков и ускорению цикла разработки и выпуска продукции. Последний пункт является ключевым. Разделение функциональности по чиплетам позволяет каждой специализированной проектной группе следовать собственному оптимальному графику (циклу) разработки.

Необходимо отметить, что чиплетный подход в большей степени ориентирован на концепцию «Больше, чем Мур», а не на концепцию «Больше Мура». Корпорация TSMC уже давно осваивает методы перспективного корпусирования. В частности, ею была разработана фирменная технология InFO (integrated fan-out) – ​интегрированное корпусирование на уровне пластины с разветвлением, один из видов компромисса между корпусированием на уровне кристалла и корпусированием на уровне пластины. В рамках технологии полупроводниковая пластина режется на кристаллы, и отдельные кристаллы ИС встраиваются в новую «искусственную» пластину. В полученной встраиваемой структуре между отдельными кристаллами образуется достаточно места, чтобы сформировать разветвленный слой перераспределения. Эта технология серьезно повлияла на сектор мобильных устройств, когда корпорация Apple приняла ее для своего прикладного процессора A10 (изготавливавшегося TSMC) в 2016 г.

В настоящее время специалисты TSMC ведут работы по интеграции технологий этажирования кристаллов ИС, относящихся к начальным этапам обработки пластин (FEOL), и технологий корпусирования, относящихся к завершающим этапам обработки пластин (BEOL). На этой основе формируется новая программа интеграции системного уровня, продвигаемая под торговой маркой 3DFabric. Технологии, относящиеся к FEOL-процессам, – «кристалл-на-пластине» (chip-on-wafer, CoW) и «пластина-на-пластине» (wafer-on-wafer, WoW). При их объединении реализуется технология «система-на-интегральной схеме» (system-on-integrated-chips, SoIC). На уровне технологий сборки и корпусирования корпорация TSMC продвигает свои технологии CoWoS и вышеупомянутую InFO.

Разработчики TSMC отмечают, что ранее под аббревиатурой SOIC понималось другое – ​плоский корпус ИС с двусторонним расположением выводов (в форме крыла чайки) – ​small outline integrated circuit (микрокорпус ИС типа SO). Т. е. речь идет об изменении понятия локального кремниевого межсоединения (local silicon interconnect, LSI). Новый подход TSMC аналогичен технологии EMIB корпорации Intel. По всей видимости, даже кремниевые интерпозеры лучше функционируют как чиплеты. По оценкам разработчиков TSMC, подход SоIC по плотности расположения выводов в 16 раз превосходит подход с использованием микростолбиковых выводов (см. таблицу).


Таблица

Сопоставление параметров интеграции 2,5D, 3D ИС и «систем-на-ИС»

Технология

2,5D ИС

3D ИС

«Система-на-ИС»

Структура

Параллельное расположение на интерпозере двух (и более) SoC, соединяемых с ним микростолбиковыми выводами в рамках BEOL

Этажерка из нескольких SoC, соединяемых микростолбиковыми выводами

Этажерка из нескольких SoC, объединяемых соединением типа «система-на-ИС»

Межсоединения

микростолбиковые выводы + BEOL

микростолбиковые выводы

соединение «система-на-ИС»

Плотность микростолбиковых выводов

1,00

1,00

16,00

Быстродействие

0,01

1,00

11,90

Плотность полосы пропускания

0,01

1,00

191,00

Энергоэффективность (потребляемая мощность/бит)

22,90

1,00

0,05


Доклад представителей TSMC на ISSCC‑2021 завершился представлением «Маршрутной карты увеличения плотности размещения 3D-межсоединений» (3D Interconnect Density, 3DID Roadmap). Она наглядно демонстрирует, что планарное масштабирование практически прекратилось, а 3D-подходы, особенно SoIC корпорации TSMC, переживают свой «золотой век», когда показатели удваиваются каждые два года (рис. 4).



Источник: ISSCC2021

Рисунок 4. Маршрутная карта TSMC по увеличению плотности 3D-межсоединений (3DID)


Доклад TSMC продемонстрировал, что существует множество достаточно гибких технологических вариантов, позволяющих развивать технологию чиплетов в широком диапазоне.


НИОКР IMEC

Еще один доклад по чиплетам был подготовлен IMEC. Эта исследовательская организация представила свою технологическую программу 3D системной интеграции (3D System Integration) (рис. 5).



Источник: ISSCC2021

Рисунок 5. Маршрутная карта IMEC по 3D-межсоединениям

* CSP (chip-scale packaging) – корпусирование соразмерно кристаллу ИС, когда размеры корпуса превышают размеры кристалла не более чем на 20%.

** PGA (pin grig array) – матрица штырьковых выводов, корпус PGA.

*** BGA (ball grid array) – корпус с матричным расположением шариковых выводов.


Технологии 3D-межсоединений охватывают диапазон от чуть менее миллиметра для этажированных модулей (наподобие PoP) до менее 100 нм для технологий «подлинно 3D ИС», использующих этажирование транзисторов. В последнем случае плотность размещения межсоединений превышает 102/мм2. Другими словами, для совершенствования типичных современных технологий есть достаточно возможностей.

С точки зрения специалистов IMEC, существуют три основных технологических элемента 3D-интеграции:

TSV;

этажирование и связь межсоединениями кристаллов, кристаллов и пластин;

технология связи и формирования межсоединений между пластинами.

По оценкам, технология TSV обладает хорошим потенциалом масштабирования. Однако сектор межслойных переходов и переходных отверстий остается достаточно статичным. Проблема заключается в том, что технология формирования микростолбиковых выводов еще не достигла той точки, где возможности TSV могут быть полностью использованы. Необходимо более агрессивное масштабирование.

В настоящее время группа разработчиков IMEC работает над повышением плотности расположения столбиковых выводов. На ISSCC‑2021 было продемонстрировано, что шаг столбиковых выводов из припоя при термокомпрессионном соединении сокращается до 7 мкм (рис. 6). На изображениях, полученных при помощи сканирующего электронного микроскопа и продемонстрированных на конференции, была запечатлена этажерка из четырех кристаллов с шагом TSV столбиковых выводов и межсоединений в 7 мкм. Очевидно, что разработчики IMEC подталкивают полупроводниковую промышленность к реализации этих возможностей и внедрению микростолбиковых выводов с помощью TSV-технологии.



Источник: ISSCC2021

Рисунок 6. Намерения IMEC по масштабированию шага микроконтактных столбиков и повышению плотности размещения TSV


* * *

Лейтмотивом выступлений на секции ISSCC‑2021, посвященной технологии чиплетов, стала необходимость формулирования единой отраслевой Маршрутной карты увеличения плотности 3D-межсоединений. Как показал опыт работы с маршрутными картами масштабирования планарных КМОП-транзисторов, залогом максимально эффективного развития технологий являются скоординированные действия всех заинтересованных игроков по единому плану.


Scansen Don. AMD, TSMC & Imec Show Their Chiplet Playbooks at ISSCC. EE Times, February 26, 2021: https://www.eetimes.com/amd-tsmc-imec-show-their-chiplet-playbooks-at-isscc/#


ЧИТАЙТЕ ТАКЖЕ

Выпуск 9(6733) от 06 мая 2021 г. г.
Выпуск 8(6732) от 22 апреля 2021 г. г.
Выпуск 8(6732) от 22 апреля 2021 г. г.