Оживление интереса к технологии FD-SOI

Оживление интереса к технологии FD-SOI

Выпуск 4(6728) от 25 февраля 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Технология полностью обедненного «кремния-на-изоляторе» (full-depleted silicon-on-insulator, FD-SOI) появилась довольно давно и за прошедшие годы стала одним из основных решений при создании полупроводниковых приборов с малой потребляемой мощностью. Более высокие сложность и стоимость по сравнению с традиционным монолитным КМОП-процессом ограничивали широкое применение FD-SOI, однако последние достижения в области данной технологии вновь оживили интерес к ее использованию.

Появление FD-SOI и зрелость этой технологии на протяжении многих лет сделали ее одним из основополагающих технологических достижений, обеспечивающих возможность проектирования и производства полупроводниковых приборов с малой потребляемой мощностью. Хотя технологический процесс FD-SOI распространен не так широко, как основная производственная технология монолитных КМОП-приборов, он предоставляет проектировщикам набор важных преимуществ, которые, кроме того, совпадают с требованиями к устройствам с расширенной интеллектуальностью и лучшей связностью.

Для создания и развития FD-SOI-продуктов требуется поддержка целой экосистемы. При этом следует учитывать инвестиции, необходимые для ее создания. Хотя такие факторы, как выбор кремниевого завода, технологического процесса или кремниевых сложнофункциональных (СФ) блоков не являются заботой использующих FD-SOI-приборы потребителей, они имеют решающее значение для тех, кто нуждается в создании подобных изделий.


Почему FD-SOI?

Что отличает FD-SOI в качестве одного из важных технологических процессов? По сравнению с монолитным кремнием это ряд преимуществ, включая улучшенные показатели потребляемой мощности, производительности и размеров. Кроме того, специальные возможности оптимизации на уровне операций способствуют дальнейшему повышению производительности и снижению мощности FD-SOI-приборов.

На рис. 1 показаны две транзисторные архитектуры: монолитная КМОП и FD-SOI. По сравнению с монолитной КМОП в FD-SOI вводится ультратонкий заглубленный оксидный слой и тонкий канал, которые обеспечивают улучшение работы и достижение ультрамалой потребляемой мощности (ULP). Отметим, что сам FD-SOI-прибор сформирован над заглубленным слоем оксида. По сравнению с монолитной КМОП-архитектурой область истока–стока приподнята, а канал под затвором отличается тонкостью и однородностью. В результате эксплуатационные характеристики транзистора становятся более предсказуемыми.



Источник: NXP

Рисунок 1. Сопоставление монолитной КМОП и FD-SOI транзисторных архитектур


Транзисторы на FD-SOI демонстрируют меньшие паразитные явления и другие эффекты короткого канала, присущие монолитным КМОП-архитектурам. Действительно, в монолитных КМОП-структурах сток и исток легируются непосредственно в кремниевую подложку, наряду с имплантатом канала. К тому же эта транзисторная архитектура создает так называемый ток утечки стока, индуцированный затвором (gate-induced drain leakage, GIDL), и порождает изменчивость порогового напряжения (VT). Дополнительный эффект снижения барьера, индуцированного стоком (drain-induced barrier lowering, DIBL), чрезвычайно затрудняет полное отключение прибора в условиях высокого напряжения стока.

Архитектуры FD-SOI уменьшают эти паразитные явления и эксплуатационные недостатки. Заглубленный оксидный слой защищает область истока–стока, существенно снижая паразитные GIDL-эффекты. Ультратонкий канал помогает уменьшить DIBL, а неглубокий канал улучшает возможности затвора полностью выключать транзистор. Полная обедненность канала уменьшает ток утечки и изменчивость порогового напряжения. В целом применение FD-SOI-архитектуры позволяет значительно уменьшить емкость затвора и паразитные емкости, наблюдаемые в монолитных КМОП-архитектурах. Это улучшает основные показатели производительности конструкций аналоговых приборов, а именно: снижает динамическую и пиковую потребляемую мощность, улучшает крутизну и пороговое напряжение (рис. 2).



Источник: NXP

Рисунок 2. График отношения тока стока к напряжению затвор–сток для FD-SOI и монолитного КМОП-приборов


Оптимизация энергопотребления

В прошлом иерархия важных для «систем-на-кристалле» (SoC) параметров формулировалась как «производительность, потребляемая мощность и площадь кристалла» (PPA). Теперь, когда центральное место на рынке занимают мобильные системы, Интернет вещей и средства краевых вычислений, значимость показателей потребляемой мощности и занимаемой площади превысила значимость производительности.

FD-SOI как технологический процесс кремниевых заводов ориентирован на создание ИС для носимых устройств и других электронных систем с питанием от батареек. При выборе кремниевых СФ-блоков критическими элементами матрицы решений становятся потребляемая мощность и площадь кристалла. Решающее значение в современных приложениях физического уровня приобретают снижение средней потребляемой мощности, пиковой потребляемой мощности и, в особенности, мощности утечки.

Сочетание всех трех факторов важно тем, что концентрация внимания на одном из них не гарантирует улучшений по двум другим. Пиковая мощность – ​одна из основных проблем при выборе типа корпуса, а также один из ключевых факторов формирования общей стоимости чипсета и полного перечня материалов, используемых для получения конечного изделия (bill of materials, BOM). Успех устройств с батарейным питанием часто зависит от их способности поддерживать длительный и предсказуемый срок службы.

Поскольку многие из устройств с батарейным питанием большую часть времени находятся в режиме ожидания, основной целью при проектировании полупроводниковых приборов для них становится снижение мощности утечки. Минимизация общего графика энергозатрат не только продлевает срок службы источника питания, но и позволяет удешевить корпус за счет снижения требований по тепловому режиму. Общая (потребляемая) мощность – ​это функция динамической мощности (или проведения коммутационных операций), тока короткого замыкания и мощности утечки. Динамическая мощность и мощность утечки оказываются в центре внимания и становятся основными задачами проектирования при создании маломощных приборов. Они рассчитываются по следующим формулам:

FD-SOI-транзисторы обладают меньшим динамическим энергопотреблением (PDynamic) из-за более низкой эффективной емкости (CTOT). Кроме того, как показано на рис. 2, крутизна подпорогового напряжения (S) резче и транзистор включается быстрее (в перевозбуждение), снижая пороговое напряжение (VT). При более низком позитивном напряжении питания (VDD) получается та же самая производительность, соответственно, появляется возможность проектировать приборы под более низкое VDD. Таким образом, когда устройство активно, сочетание более низкой полной емкости и более низкого напряжения питания обеспечивает снижение общей динамической мощности FD-SOI-транзистора по сравнению с монолитным КМОП-транзистором. Также FD-SOI-транзисторы обычно характеризуются более низким током выключения (IOFF) по сравнению с монолитными КМОП-транзисторами.

Другой ключевой показатель мощности – ​мощность утечки (РLeakage). При нахождении монолитного КМОП-транзистора в режиме ожидания или в выключенном состоянии ток все еще протекает по прибору, истощая заряд источника питания. Полностью обедненный тонкий канал FD-SOI-транзистора снижает этот подпороговый ток утечки. Когда FD-SOI-транзистор выключен, то, по сравнению с монолитным КМОП-транзистором, он действительно выключен. Кроме того, архитектура FD-SOI позволяет использовать методику смещения подложки, которая в режиме обратного смещения (RBB) позволяет снизить ток утечки до 50 раз. Это основная отличительная особенность, так как большинство приборов Интернета вещей и изделий носимой электроники проводят большую часть своего времени в режиме ожидания.

На рис. 3 показана архитектура смещения подложки как в обратном, так и в прямом (FBB) варианте. При увеличении RBB подпороговый ток утечки пропорционально снижается. Большее обратное смещение означает меньший ток. Это значительное преимущество для приборов Интернета вещей и изделий носимой электроники с батарейным питанием. Интересно, что применение методики прямого смещения подложки способствует росту производительности. При увеличении напряжения прямого смещения подложки снижается пороговое напряжение, что приводит к более высокому перевозбуждению затвора (VDD–VT), как показано на рис. 2. Регулировка FBB может значительно повысить производительность, при этом сам прибор будет работать на оптимальном уровне потребляемой мощности. Так, при использовании 1-В источника питания наблюдалось повышение производительности более чем на 60%. Возможность управления прямым или обратным смещением означает, что потребляемая мощность и производительность работы прибора могут быть настроены в соответствии с рабочей нагрузкой и условиями эксплуатации приложения (конечной электронной системы).



Источник: NXP

Рисунок 3. Архитектура смещения подложки для прямого и обратного смещения

* Gate first – подход «сначала затвор», возникший при переходе на 32/28‑нм технологии с использованием HKGM, разработанный первоначально корпорацией Intel. Обычно включает следующие этапы: изоляция; осаждение high-k-затвора; осаждение двойного металлического затвора; осаждение поликремниевого затвора, травление поликремния и металла; формирование области истока-стока; остановка травления самосовмещенного силицида и контактов на регулируемой глубине; первое осаждение межслойного диэлектрика и полировка; формирование контактов.


В одном из недавних экспериментов с использованием инструментального средства по анализу потребляемой мощности Mixel была достигнута экономия примерно на 50% в режиме быстрого (fast-fast, FF) технологического угла. В том же эксперименте в режиме типичного угла процесса (TT) было достигнуто 14%-ное снижение потребляемой мощности при одновременном снижении общей активной площади (ширина/длина транзисторов) на 55%. Такая экономия площади и потребляемой мощности – ​убедительный стимул для использования FD-SOI.

Стоит также отметить, что методика смещения подложки может быть использована для компенсации изменения параметров процесса от кристалла к кристаллу. Исследования показали, что при отсутствии смещения некоторые компоненты не справляются с требуемым быстродействием, особенно в режиме медленного (slow-slow, SS) технологического угла. Режим FBB может быть использован для повышения быстродействия этих компонентов, их восстановления для использования и увеличения общего выхода годных. Методика RBB может применяться в режиме FF для снижения тока утечки.

Продолжение следует…


Hong Eric, Jedrzejewski Nik. It’s Time to Look at FD-SOI (Again). EE Times, January 21, 2021: https://www.eetimes.com/its-time-to-look-at-fd-soi-again/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.