Маршрутная карта развития логических приборов от IMEC: 2D/3D-масштабирование и пост-КМОП-эра

Маршрутная карта развития логических приборов от IMEC: 2D/3D-масштабирование и пост-КМОП-эра

Выпуск 11(6685) от 06 июня 2019 г.
РУБРИКА: ПРОРЫВНЫЕ ТЕХНОЛОГИИ МИКРО И РАДИОЭЛЕКТРОНИКИ

Недавно Межуниверситетский центр микроэлектроники (IMEC) провел технологический форум, на котором обсуждались пути развития микроэлектроники в условиях приближения конца действия «закона Мура». Специалисты IMEC представили Маршрутную карту развития логических приборов, посвященную вопросам их масштабирования, проектирования, корпусирования и т. п.

По оценкам, уже в ближайшее время могут появиться транзисторы следующего поколения. Скорее всего, их предложат корпорации Intel, Samsung и TSMC. Это станет еще одним шагом к переходу в пост-КМОП-эру. При этом перспективные виды транзисторов, материалов, архитектур и корпусов демонстрируют своего рода «кембрийский взрыв».

Развитие полупроводниковых технологий привело к тому, что создание универсальных приборов, по всей видимости, окажется невозможным. Соответственно, потребуется намного большее число архитектур и приборов. Возможные варианты дальнейшего масштабирования описаны в Маршрутной карте развития логических приборов, представленной IMEC (рис. 1).



Источник: IMEC

Рисунок 1. Маршрутная карта развития логических приборов от IMEC

* BEOL (back-end-of-line) – завершающие операции обработки полупроводниковых пластин, включая металлизацию.


Разработчикам потребуются новые средства и способы разработки. При этом темпы масштабирования будут замедляться, особенно четко это проявится на технологических поколениях, где топологические нормы будут измеряться единицами нанометров (т. е. 9 нм и менее). После того как длина затвора достигнет 40 нм, а шаг металлизации – ​16 нм на 2-нм технологическом уровне, возможности масштабирования могут оказаться исчерпанными.

В результате производительность ИС самого высокого класса может перестать масштабироваться. Приборы меньшего класса производительности все еще будут способны улучшать показатели активной мощности – ​особенно это касается приборов, которые можно будет перевести с FinFET на более компактные транзисторы на нанолистах. Производители ИС, сосредоточенные на сокращении занимаемой их приборами площади, а также потребляемой мощности – ​в основном это приборы для мобильных систем, – ​будут стараться использовать FinFET как можно дольше. Те же разработчики, которые сосредоточены в первую очередь на повышении производительности, будут стремиться как можно раньше перейти на нанолисты. Как ожидают специалисты IMEC, нанолисты дадут выигрыш по увеличению частоты примерно на 8%, но это будет достигаться за счет компромиссов по сокращению занимаемой площади. Возможно создание конструкций, в которых приборы n- и p-типов будут располагаться ближе друг к другу. Предел компактности транзисторов – ​комплементарный, или вертикальный FET, в котором число сопряжений можно снизить до четырех или даже трех – ​за счет этажирования n- и p-элементов. Возможно также, что разработчики постараются довести значение диэлектрической проницаемости (k) спейсеров до 3,3 или даже совершить переход к германиевым структурам.

На рис. 2 приведено сравнение транзисторов на нанолистах и FinFET.



Источник: IMEC

Рисунок 2. Нанолисты (NS) будут превосходить FinFET (FF) на всех следующих технологических уровнях

* VDD – позитивное напряжение питания транзистора.


Проектировщики, работающие на стандартных элементах и более высоких уровнях, могут игнорировать транзисторные вариации. Правда, при этом они столкнутся с этапами дополнительных перекрестных проверок – ​если захотят сменить используемый кремниевый завод. Fabless-фирмы, обладающие собственными макросами памяти и библиотеками логических элементов, должны хорошо понимать, что происходит при формировании приборов с технологической точки зрения (т. е. на мощностях кремниевых заводов).

Дополнительные трудности принесет использование нескольких пластин, кристаллов ИС и этажерок – ​в частности, это приведет к существенной дезинтеграции традиционных «систем-на-кристалле». При этом различные методики создают дополнительные проблемы при выравнивании и охлаждении конструкций, предполагаемая термальная нагрузка которых превышает 500 Вт.

Представители IMEC описали радикальную переработку SoC, которую они назвали последовательной 3D-интеграцией. Конструкция разделяется и оптимизируется под различные требования потребляемой мощности, логики и памяти. В одной из версий схемы подачи питания размещаются на обратной стороне пластины, утоненной до нескольких сот нанометров, и соединяются с другими элементами крошечными этажерочными межсоединениями сквозь пластину (рис. 3).



Источник: IMEC

Рисунок 3. Заглубленные шины электропитания станут общепринятыми, как только транзисторы масштабируются до 3–4-трековых приборов с комплементарными (вертикальными) FET


В более амбициозной версии кэш на основе СОЗУ размещается на пластине-носителе поверх ядра с использованием медных межсоединений. Итогом последовательной 3D-интеграции становится сэндвич, в котором матрица СОЗУ размещается внизу, схемы питания – ​наверху, а логическое ядро – ​между ними (рис. 4). Подобный подход позволяет максимизировать размер СОЗУ при одновременном снижении издержек.



Источник: IMEC

Рисунок 4. Программа развития технологии 3D-межсоединений IMEC


В области корпусирования реализация Маршрутной карты по-прежнему сталкивается с некоторыми недостатками в возможностях оборудования. Кроме того, еще не готовы все необходимые инструментальные средства САПР.

Специалисты IMEC утверждают, что прогнозируемые ими изменения представляют собой эволюцию, а не конец традиционных полупроводниковых приборов. Устаревшие процессоры будут существовать с новыми доменными ускорителями. Отмечается, что дальнейшее развитие «закона Мура» связано с сочетанием различных функций и архитектур для обработки постоянно растущего трафика данных.

 

Merritt Rick. Chip Roadmap Slows, Diverges. EE Times, May 14, 2019: https://www.eetimes.com/document.asp?doc_id=1334689


МНЕНИЕ ЭКСПЕРТА

Павел Игнатов

Ничего нового IMEC в развитии технологии электронных компонентов, конечно, не определил. То развитие технологии, которое мы наблюдаем сегодня, является следствием преодоления технических проблем, с которыми сталкивалась микроэлектронная промышленность в ходе своего развития. Так, достигнув предела с точки зрения топологической реализации затвора после 28 нм, производители изменили концепцию масштабирования, сделав основной идею не повышения быстродействия приборов, а повышения функциональности на единицу площади. В результате в основе технологических решений начиная с технологии 16 нм стал применяться FinFET-транзистор, имеющий топологический размер затвора 30 нм. И сегодня производительность процессоров с технологическим уровнем 16 нм и менее определяется не характеристиками элементной базы, а алгоритмами обработки информации в операционной системе. Применение FinFET-транзистора в качестве основы элементной базы рассматривается до технологического уровня 5 нм. Далее – ​с 3 нм – ​рассматриваются уже вертикальные транзисторы с полностью окруженным затвором и нанопроволоки. С начала 2000-х промышленность рассматривала различные пути повышения функциональности в корпусе, и основным трендом должна была стать сборка 2D+ c применением коммутационых плат – ​интерпозеров, а также 3D-сборка кристаллов в стек. Основным барьером для их реализации было отсутствие оборудования и материалов, которые могли бы качественно реализовать данные технологические исполнения. Но ситуация изменилась после 2011 г., когда на рынке появилось оборудование, позволяющее утонять и работать с пластинами толщиной менее 100 мкм, формировать глубокие сквозные отверстия глубиной 100 мкм и более, а также электролиты, обеспечивающие качественное заполнение таких отверстий. Появились установки фотолитографии, способные формировать топологический рисунок на обратной стороне утоненных пластин, а также оборудование, с помощью которого можно формировать там металлическую разводку. Все эти результаты и определяют сегодняшнюю готовность микроэлектронной промышленности к серийному изготовлению «систем-в-корпусе» с применением 3D и 2D+ сборки. Конечно, остались еще трудности в области создания средств проектирования и моделирования сложнофункциональных «систем-в-корпусе с применением 2D+ и 3D-методов сборки – ​их каждый производитель решает по-своему.


В ЦЕНТРЕ ВНИМАНИЯ

IMEC

Дата основания : 1984 г.
Количество сотрудников: около 4 тыс. чел.
Штабквартира: г. Левен, Бельгия
Представительства: Антверпен, Гент, Левен (Бельгия), Бангалор (Индия), Шанхай (КНР), Эйндховен (Нидерланды), Сан-Франциско, Киссимми (шт. Калифорния и Флорида, США), Синьчу (Тайвань), Осака, Токио (Япония).
Общий капитал: 535 млн евро.

IMEC – точка контакта новаторов и предпринимателей, партнер в области исследований и разработок для фирм, стартапов и научных учреждений из различных стран.

Основные направления исследований:

КМОП- и пост-КМОП-технологии: разработка логики и памяти нового поколения для увеличения объема хранимых данных и трафика мобильных приборов и серверов;

датчики изображения и системы обзора;

кремниевая фотоника;

носимая электроника;

гелиотехника: исследования и разработки в области тонкопленочных фотоэлектрических систем для интегрированных фотоэлектрических систем (BIPV) и осветительных приборов, разработка солнечных элементов и модулей на основе перовскитов (CaTiO3);

технология «GaN-на-кремнии», GaN мощные полупроводниковые приборы;

решения для Интернета вещей на основе датчиков;

средства беспроводной связи для Интернета вещей;

радарные системы на основе датчиков;

твердотельные источники питания;

наука о данных и безопасность данных;

науки о жизни3;

искусственный интеллект.

Программы и сервисы:

imec.icon – ​ориентированные на спрос исследования в области аппаратных, программных и комбинированных инноваций;

imec.scale-ups – ​поддерживает инновационные технологические проекты, которые хотят пробиться на европейский рынок;

imec.xpand – ​независимо управляемый сервис, позволяющий внедрять инновации на основе наноэлектроники на ранних этапах;

imec.livinglabs – ​возможность для исследователей и предпринимателей совместно создавать и тестировать инновационные решения со своей целевой аудиторией и заинтересованными сторонами, чтобы с самого начала адаптировать инновации к реальным потребностям, привычкам, взглядам и контекстуальным факторам.


ЧИТАЙТЕ ТАКЖЕ

Выпуск 22(6746) от 11 ноября 2021 г. г.
Выпуск 16(6740) от 19 августа 2021 г. г.
Выпуск 13(6737) от 08 июля 2021 г. г.