Технология SDR как средство ускорения разработки аппаратуры 5G

Технология SDR как средство ускорения разработки аппаратуры 5G

Выпуск 7(6681) от 04 апреля 2019 г.
РУБРИКА: СРЕДСТВА СВЯЗИ

Один из основных вопросов при разработке новых технологий – сокращение собственно цикла разработки и, соответственно, сроков вывода новой продукции на рынок. Для этого в последнее время активно используется платформенный подход. Так, отраслевые специалисты считают, что период разработки средств, систем и сетей 5G может быть сокращен за счет использования приобретаемых в готовом виде на коммерческом рынке платформ программно-управляемой радиосвязи.

В последнее время в США и странах-союзницах по НАТО активизировались разработки технологии программно-управляемой радиосвязи (SDR1), позволяющей использовать коммерческие платформы (COTS2) для сокращения цикла разработки систем и средств связи 5-го поколения (5G).

Подход COTS SDR традиционно используется в радиолокационных и связных применениях с целью повышения производительности используемых систем и гибкости конструкций. Последние продукты типа COTS SDR представляют собой комплексные решения с интегрированными устройствами ввода–вывода, процессорами ARM и крупными вентильными матрицами, программируемыми пользователем (FPGA), предусматривающими возможность использования СФ-блоков (интеллектуальной собственности различных поставщиков) и обеспечивающими доступ к цифровым данным, маршрутизацию и обработку данных. Предполагается, что подобные функциональные возможности в совокупности с обеспечением целостности сигнала, фазово-когерентных выборок и применения многоканальных приемопередатчиков сделают подход COTS SDR идеальным выбором для развития платформ 5G.

Основные вопросы, требующие рассмотрения в этой связи, – аппаратное, промежуточное и программное обеспечение. Аппаратное обеспечение состоит из печатной платы SDR и поддерживающих компонентов. К промежуточному (встраиваемому микропрограммному или фирменному) обеспечению относятся внутренние FPGA-коды для функций логической и цифровой обработки сигналов. К программному обеспечению относятся С-коды, управляющие FPGA и микропрограммным обеспечением с целью реализации дополнительных ЦОС-функций.

 

АППАРАТНОЕ ОБЕСПЕЧЕНИЕ

Технология SDR призвана заменить устаревающие аналоговые системы, состоящие из РЧ-фильтров, аналоговых понижающих преобразователей частоты (т.е. гетеродина и смесителя), полосовых фильтров и демодуляторов (рис. 1а). Подобные аналоговые системы, как правило, функционально ограничены АМ- или ЧМ-радиоприменениями.

В свою очередь, технология SDR использует методы цифровой обработки сигнала, что позволяет реагировать на усложнение, ужесточение требований к точности и увеличение ширины полосы частот современных радиосистем. При использовании технологии SDR требуется преобразование данных на участке от антенны и ЦОС обработки сигнала для реализации функций приема–передачи. SDR-приемник преобразует РЧ-сигнал, получаемый антенной, в цифровую форму при помощи АЦП и использует последующие операции цифровой обработки сигнала для извлечения необходимой информации (рис. 1б). В свою очередь, SDR-передатчик воспринимает передаваемую цифровую информацию и выполняет необходимые для операций цифровой обработки сигнала действия, далее информация через усилитель мощности передается на антенну (рис. 1в).

Ввиду того, что эти радиосистемы – программно-определяемые, их возможно программировать и перепрограммировать за очень короткие интервалы времени – буквально «на лету» (т.е. за несколько микросекунд), при этом новая прошивка может загружаться как из внутренней, так и из внешней памяти (рис. 1).

Технология SDR часто реализуется на специализированных печатных платах, именуемых мезонинными, т.е. платами, вставляемыми в основную плату (носитель) и располагающимися параллельно ей (ISA, PCI, VMEbus, CompactPCI, OpenVPX). Современное поколение мезонинных плат представлено либо коммутирующими устройствами (switched-fabric mezzanine card, XMC), либо мезонинными картами на основе программируемых пользователем вентильных матриц (FPGA mezzanine card, FMC). Как правило, XMC-карты обладают четырьмя 200-МГц АЦП-каналами, а FMC – двумя 3-ГГц АЦП-каналами и двумя 2,8-ГГц ЦАП-каналами. Каждая из плат оснащена прецизионной системой синхронизации с многоразрядным синтезатором дробного типа для переменных частот дискретизации, который сопряжен с расположенным на плате термостатированным кварцевым генератором (oven-controlled crystal oscillator, OCXO) или опорным входным сигналом. Системы синхронизации обычно принимают внешние сигналы от сервера протокола сетевого времени или же GPS-приемника, обеспечивающего выстраивание временных параметров системы. Точное выравнивание по времени также необходимо для фазокогерентных выборок АЦП, синхронизации данных ЦОС – FPGA и передачи сигнала ЦАП.

Максимальная частота дискретизации XMC АЦП составляет порядка 200 мегавыборок в секунду, что позволяет охватить 100-МГц полосу пропускания по Найквисту, исключая фильтрацию. Общий метод в случае с цифровым радио заключается в получении информации о канале или промежуточной частоте. Субдискретизация позволяет АЦП с более низкой частотой дискретизации и более высоким динамическим диапазоном захватывать сигнал узкой полосы пропускания с центром на более высокой частоте без потери информации. Для обеспечения правильной работы необходимо согласование входного тракта радиосигнала и АЦП. После аналого-цифровой выборки следующим этапом обычно является использование цифрового понижающего преобразователя (digital down-convertor, DDC), который выполняет преобразование частоты и уменьшение полосы пропускания. Отмечается, что DDC часто реализуется как СФ-прошивка в FPGA.


МИКРОПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ

FPGA состоит из несвязанных блоков логики, арифметических блоков и блоков обработки сигналов, которые прошиваются для реализации определенных функций. Хотя прошивка обеспечивает экстремальную гибкость программирования, сама разработка прошивки очень сложна. Для упрощения процесса некоторые производители COTS SDR предоставляют для обеспечения базовой работы своих плат СФ-блоки FPGA, которые обычно обеспечивают аналоговые и цифровые функции ввода–вывода для получения и передачи данных. При этом ЦОС СФ-блоки обеспечивают специфические радиофункции, такие как DDC, фильтрация, канализация и передача данных в систему. Функции DDC требуют использования трех типов блоков: локальных генераторов с цифровым управлением, сложных смесителей и цифровых фильтров для замены некоторых функций устаревших аналоговых радиосистем. При настройке DDC необходим сложный цифровой микшер для перевода представляющей интерес частоты в базовую полосу. Пара мультипликаторов, управляемых непосредственным цифровым синтезатором (DDS), позволяют пользователю настраивать приемник на нужную частоту. (DDS, не имеющие встроенного ЦАП, иначе называют генераторами с числовым управлением – numerically controlled oscillator, NCO). Затем выборки сигналов пропускаются через низкочастотный фильтр с конечной импульсной характеристикой в целях уменьшения в 10 раз сигнала для конечной полосы пропускания канала. Два основных преимущества DDC – более высокое отношение сигнал–шум и возможность настройки на узкополосную центральную частоту сигнала. Децимация сигнала эффективно снижает частоту дискретизации и уменьшает некоррелируемый белый шум, а NCO обеспечивает точную цифровую настройку на определенную несущую частоту в пределах одной зоны Найквиста.


ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ

Хотя предоставляемые поставщиком FPGA СФ-блоки могут соответствовать спецификациям конкретного приложения, для реализации системы в целом может потребоваться управляющее ПО, поддерживающее работу радио. Подобные СФ-блоки FPGA требуют определенных эксплуатационных параметров, передающихся через системный интерфейс ПО, что является функцией пакета поддержки платы (board support package, BSP). BSP содержат библиотечные функции и предварительно скомпилированный пример кода, который может использоваться для тестирования функциональности платы. Одна из таких функций – управление АЦП для сбора и передачи данных в FPGA для дальнейшей обработки в DDC. Обработанные данные могут храниться в памяти или передаваться в ЦАП для преобразования обратно в аналоговый сигнал и его вывода на передачу. Это пример ПО, разработанного с использованием функций и драйверов библиотеки ПО BSP. Если пользователь создает какой-либо новый СФ-блок FPGA, ему необходимо написать и включить в пакет BSP дополнительную управляющую программу.


НОВЕЙШИЕ ТЕХНОЛОГИИ COTS SDR

Аппаратное обеспечение

На протяжении последних 10 лет производители FPGA наподобие Xilinx улучшали свои технологии, снижая используемые топологические нормы. Это приводило к уменьшению размеров, веса и потребляемой мощности полупроводниковых приборов. В конце 2008 г. корпорация Xilinx производила свои приборы семейства Virtex-6 по 40‑нм процессу, при этом в FPGA насчитывалось в среднем 2 тыс. кристаллов. В 2017 г. число ЦОС-кристаллов в FPGA семейства Ultrascale, реализованных по 20-нм процессу, увеличилось почти до 5,5 тыс. Последние «радиосистемы-на-кристалле» (RFSoC) этой корпорации состоят из структуры FPGA, процессоров ARM, АЦП и ЦАП – и все это размещено на одной схеме. Следующая, 16-нм технология Xilinx предусматривает использование более 4,2 тыс. ЦОС-кристаллов, четыре процессора А53 фирмы ARM с тактовой частотой 1,5 ГГц, два процессора R5 этой же фирмы с тактовой частотой 600 МГц, восемь 4-ГГц 12-разрядных АЦП и восемь 6,4-ГГц 14-разрядных ЦАП.


Встроенные программы

Предшествующее поколение FPGA программировалось с использованием языков описания аппаратных средств (HDL) типа VeriLog или очень высокоскоростных языков описания интегральных схем (VHDL). Самые последние СФ‑блоки AXI4, включенные в семейство Vivado от Xilinx, обладают виртуальными графическими блоками, которые представляют HDL-коды и могут объединяться друг с другом для повышения функцио-нальности FPGA. Эти более интуитивно понятные способы программирования позволяют по-новому соединять логические блоки FPGA. Кроме того, этот метод программирования поддерживает быструю интеграцию поставляемых аппаратных СФ-блоков различных поставщиков с аппаратными СФ-блоками Xilinx с целью создания функционирующего SDR. При этом все типы СФ-блоков могут объединяться в общую библиотеку.


ПРИМЕНЕНИЯ 5G

Вероятно, последнее поколение тех- нологии SDR изменит правила игры: производители COTS смогут предоставить разработчикам радиопродуктов 5G свои многоканальные SDR- приемопередатчики. На рис. 2 проил-люстрирована разница между распределенными зональными сетями массового доступа (D-RAN) и централизованными зональными сетями радиодоступа (C-RAN). По мере развития технологии LTEтрадиционные D-RAN-узлы сотовой связи были заменены более современными C-RAN-узлами сотовой связи. Это позволило повысить эффективность передачи данных и снизить расходы на обеспечение и осуществление радиосвязи. Однако архитектура Massive MIMO на основе миллиметровых волн, предназначенная для средств и сетей 5G, требует разделения, что позволит перемещать удаленные радиоточки (remote radio head, RRH) ближе к конечному пользователю – ведь увеличение пути прохождения радиосигнала ведет и к увеличению потерь. Собственно MIMO (multiple input multiple output) представляет собой метод пространственного кодирования сигнала, позволяющий увеличить полосу пропускания канала благодаря тому, что передача и прием данных осуществляются системами из нескольких антенн, разнесенных так, чтобы корреляция между соседними антеннами была слабой. Приставка Massive перед сокращением MIMO означает дальнейшее развитие технологии, заключающееся в использовании намного большего, чем ранее, числа антенн.

В структурную схему C-RAN входят следующие модули: блок немодулированной передачи (baseband unit, BBU), модули RRH, блоки GPS-времени и опорной частоты, а также модули межсоединений. Последние представляют собой сетевые модули, обеспечивающие одноканальное соединение между локальным и центральным концентраторами. Большинство этих блоков могут использовать COTS SDR. BBU обычно располагается в центральном офисе или в виртуальной сети (в «облаке») и обладает доступом к нескольким оптическим линиям передачи данных для ретрансляционных станций. RRH характеризуются внешним размещением – ближе к конечному пользователю. BBU и RRH в случае прямой трансляции могут использовать общий открытый радиоинтерфейс (common public radio interface, CPRI, – стандарт, определяющий интерфейс между функциональными блоками базовой станции сотовой связи), стандарт Инициативы архитектуры открытой базовой станции (open base station architecture initiative, OBSAI) или стандартные Ethernet-соединения – в зависимости от системных требований. Однако не исключено, что эти интерфейсы в будущем будут заменены концептуально новыми средствами обеспечения непосредственной радиотрансляции, такими как расширяемые сети радиодоступа (extensible radio access networks, xRAN) и открытые сети радиодоступа (open radio access networks, ORAN).

Все разнообразные варианты режимов радиопередачи в сочетании с устаревшими сотовыми форматами, специ-фикациями Технического 5G-форума корпорации Verizon (Verizon 5G Technical Forum, 5GTF) или спецификациями 5G New Radio консорциума 3GPP были сконфигурированы с целью формирования сложной гетерогенной (разнородной) сети, требующей гибкой платформы разработки.


Прошивка

Как только внутри FPGA-структуры цифровые выборки децимизируются, выбранная или построенная и отфильтрованная частота отправляется в DDC. Выходные выборки DDC могут быть отправлены в модуль измерителя мощности или отсортированы в IP-модуле порогового детектора. Эти обработанные выборки можно передавать в процессоры ARM для снижения коэффициента амплитуды (пик-фактора) и осуществления цифровых процедур снижения предискажений перед повышающим преобразованием в цифровом повышающем преобразователе (digital up-converter, DUC) для ретрансляции. DUC можно рассматривать как противоположную DDC структуру, осуществляющую вместо децимации смещение частоты и интерполяции.

Оцифрованные I/Q-данные выборки пакетируются в цифровую радиоформу для перемещения в BBU через переключатель радиоданных. Из-за разно-образия каналов и протоколов передачи данных необходимо понимать максимальную пропускную способность сигнала и обеспечивать достаточную пропускную способность сети.


Программное обеспечение

В зависимости от желаемого уровня управления для новых IP- и ARM-процессоров могут быть созданы BSP-процедуры. Возможен и другой вариант – программирование на автономную работу процессоров ARM в сочетании с FPGA.


ЗАКЛЮЧЕНИЕ

Цель данной статьи – познакомить традиционных радиоспециалистов с новейшим аппаратным обеспечением, программно-аппаратными средствами (встроенными программами), программным обеспечением и инструментальными средствами проектирования, предоставляемыми поставщиками COTS SDR. Еще одна цель – продемонстрировать возможность использования SDR в качестве платформы разработки средств и систем 5G. SDR-платформы обеспечивают превосходную целостность сигнала, высокую периодичность проведения испытаний и модульность конструкций (что позволяет осуществлять сборку из унифицированных элементов и узлов). Все это помогает разработчикам приспосабливаться к постоянно изменяющимся требованиям к проектированию и разработке 5G систем. Развитие технологий 5G может потребовать множества этапов экспериментирования и оптимизации, а использование систем COTS в качестве отправной точки, несомненно, ускорит выход на рынок новой продукции.

 

Muro Bob. Using a COTS SDR as a 5G Development Platform. Microwave Journal, February 13, 2019: http://www.microwavejournal.com/articles/31756-using-a-cots-sdr-as-a-5g-development-platform


ЧИТАЙТЕ ТАКЖЕ

Выпуск 22(6746) от 11 ноября 2021 г. г.
Выпуск 20(6744) от 14 октября 2021 г. г.
Выпуск 18(6742) от 16 сентября 2021 г. г.