ВЫБОР РЕДАКЦИИ

Тайвань и американо-китайская борьба за лидерство в микроэлектронике

Новые стимулирующие меры для развития производственной базы полупроводниковой промышленности в США

Современное состояние китайской микроэлектроники

КНР готовится к технологическому «разводу» с США

Шесть чувств и не только…

Современное состояние производственной базы микроэлектроники

Некоторые аспекты американо-китайской «технологической холодной войны»

Некоторые тенденции развития производственной базы микроэлектроники

Сбываются ли планы КНР по обеспечению самодостаточности в области ИС?

Новый план стимулирования НИОКР в США на 34 млрд долл.

Прогноз продаж полупроводникового оборудования

Производственная база микроэлектроники США

Ренессанс полупроводниковых технологий

Проблемы развития микроэлектроники КНР

Министерство обороны США расширяет возможности корпорации SkyWater Technology

Проблемы развития микроэлектроники КНР

ЕС выделяет 2 млрд евро на повышение квалификации занятых в микроэлектронной отрасли

В КНР начался второй этап работы «Большого фонда» развития микроэлектроники

Состояние и перспективы микроэлектроники США

IMEC разрабатывает процесс интеграции 2D-материалов на 300-мм пластинах

Краткий обзор деятельности ведущих кремниевых заводов

SMIC: передовые технологии, производственная база и государственное финансирование

Возобновление доступа к материалам Solid State Technology

FanFET – новая транзисторная структура для 3D-флэш-памяти NAND-типа

Данные технологического процесса как средство повышения выхода годных

Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Материалы 66-й международной конференции по электронным приборам

Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Материалы 66-й международной конференции по электронным приборам

Методика оценки экологичности производства ИС

Методика оценки экологичности производства ИС

Выпуск 2(6726) от 28 января 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Насколько велика степень воздействия на окружающую среду (техногенная нагрузка) экосистемы микроэлектронной промышленности? Сегодня на этот вопрос нельзя ответить однозначно: целостного подхода к точной оценке влияния производства ИС на экологию не существует. Межуниверситетский центр микроэлектроники (IMEC) предложил решение, позволяющее оценить энергопотребление, водопотребление и выбросы парниковых газов современных и перспективных КМОП-технологических процессов.

В декабре 2020 г., на 66-й Международной конференции по электронным приборам (International Electronic Devices Meeting, IEDM), IMEC представил методику совместной оптимизации технологий проектирования и изготовления полупроводниковых приборов (design technology co-ohtimization, DTCO). Эта методика позволяет применяющим ее компаниям выбрать наиболее экологически рациональный вариант изготовления продукции задолго до начала ее крупносерийного производства. В статье приводятся выводы специалистов IMEC относительно использования методики DTCO с точки зрения экологичности производства.


Экологическая устойчивость: повышение приоритетности

Полупроводниковая промышленность – ​высокоресурсоемкая отрасль (электроэнергия, вода, химические соединения, сырьевые материалы). В процессе производства ИС и других полупроводниковых приборов образуются отходы разных классов, включая парниковые газы (такие как СО2 и фторсодержащие соединения). Для минимизации техногенной нагрузки со стороны отрасли на местном и глобальном уровнях разрабатываются и применяются требования по защите окружающей среды, здоровья и безопасности (environment, health and safety, EHS), которые уже довольно давно стали одним из важнейших компонентов любого полупроводникового производства.

Ввиду роста озабоченности относительно изменения климата, истощения ресурсов и глобального загрязнения окружающей среды владельцы заводов по обработке пластин и поставщики оборудования для полупроводниковой промышленности намерены наращивать усилия по повышению экологичности производства ИС. При этом электронные компании желают больше знать о полном экологическом следе1 своей продукции и иметь возможность сокращать его. Отмечается, что традиционные методы контроля EHS в основном ограничиваются используемыми в производстве ИС химическими веществами, борьбой с загрязнениями и управлением водными ресурсами. Снижение размеров экологического следа также может гарантировать устойчивость бизнеса (например, если речь идет об использовании дефицитных материалов) или обеспечить изготовителю конкурентное преимущество. В настоящее время поставщики полупроводниковых приборов при оценке воздействия своей продукции на окружающую среду (от обеспечения материалами до окончания срока службы изготовленного продукта) полагаются на такие методы, как оценка жизненного цикла (life cycle assessment, LCA).


Оценка жизненного цикла перспективных ИС

Современные методы LCA не обладают необходимыми точностью и полнотой, особенно в случае ИС. Последняя опубликованная информация о массовых (материальных) балансах и потоках энергии, используемых при производстве ИС, относится к 32-нм технологическому уровню, который был основным в полупроводниковой промышленности 10 лет назад – ​в 2010 г. Экологические данные относительно современных и перспективных КМОП-технологий практически отсутствуют. То, что известно, – ​в основном отрывочные данные поставщиков полупроводниковых оборудования и материалов, а также постпроизводственные отчеты кремниевых заводов. У fabless-фирм вообще нет доступа к подобной информации. Таким образом, целостного подхода к данной проблеме не существует, что существенно затрудняет учет экологических соображений на ранних этапах определения требований к технологии.


Усложнение перспективных технологий – ​камень преткновения

Увеличение сложности технологических процессов по мере масштабирования, т. е. перехода к меньшим проектным нормам, значительно осложняет оценку воздействия КМОП-технологии на окружающую среду. На протяжении многих лет для сохранения действия «закона Мура», подразумевающего удвоение числа транзисторов на кристалле каждые 1,5–2 года без увеличения удельной стоимости функций для конечного потребителя, во все этапы производства ИС (FEOL, MEOL, BEOL) внедрялись новые материалы, приборные архитектуры, процессы, оборудование. При переходе к следующим технологическим поколениям изучается большое число вариантов уменьшения площади логической ячейки при одновременном увеличении производительности (рабочей частоты).

По мере формирования все более плотного шага элементов ИС методы литографии эволюционировали от однократного экспонирования в рамках 193-нм иммерсионной литографии до методик двойного, а затем тройного и четверного формирования рисунка. На уровне 7-нм технологического поколения стала доступной EUV-литография с использованием предельной УФ-области спектра (длина волны 13,5 нм), что позволило существенно сократить число технологических этапов. Однако не каждый кремниевый завод проделал этот путь целиком. Соответственно, для формирования структур с одним и тем же значением шага элементов ИС в настоящее время доступно несколько технологических маршрутов. Кроме того, область однократного EUV-формирования рисунка оказалась достаточно малой – ​для формирования структур с шагом элементов менее 30 нм могут потребоваться несколько последовательных операций EUV-литографии и травления (litho-etch, LE).

В рамках FEOL-процессов основной приборной архитектурой 7-нм технологического поколения (наиболее современного поколения, используемого сейчас для производства ИС) стала архитектура «плавникового» полевого транзистора (FinFET). Для следующих технологических поколений специалисты IMEC предлагают этажированные нанолистовые транзисторы, за которыми последуют разветвленные  FET (forksheet) и комплементарные нанолистовые FET (CFET).

Для того чтобы масштабирование в рамках процессов BEOL не отставало от масштабирования FEOL-процессов (в плане сокращения площади кристалла), разработчикам пришлось пойти на быстрое уменьшение шага токопроводящих металлических дорожек и уменьшение площади поперечного сечения разводки. С годами число слоев межсоединений и сложность уплотняющихся токопроводящих металлических дорожек только возрастали. Сейчас для снижения удельного сопротивления уплотняющихся слоев осваиваются новые металлы, исследуются новые технологические схемы металлизации.


От «удачного масштабирования» до методики DTCO

Наряду с описанной выше эволюцией возникла методика DTCO. Примерно до 2005 г. полупроводниковое сообщество жило в эпоху «удачного масштабирования». Непрерывное уменьшение размеров транзисторов обеспечивало преимущества системы в целом с точки зрения потребляемой мощности, производительности, площади кристалла, стоимости изготовления (power, performance, area, fabrication cost, PPAC). Но затем пришло понимание того, что сохранение преимуществ масштабирования может быть достигнуто только при совместной оптимизации технологий проектирования и изготовления полупроводниковых приборов. Методика DTCO, поддержанная внедрением средств ускорения масштабирования (scaling boosters) позволяет и дальше уменьшать площадь кристалла, но не на уровне транзистора, а на уровне стандартных ячеек (элементов). Ускорители масштабирования, такие как самовыравнивающийся контакт затвора или заглубленная шина электропитания, не только улучшают связность различных элементов кристалла, но и воздействуют на производство ИС на уровнях FEOL, BEOL и MEOL.


Подход IMEC: DTCO с учетом устойчивости

Подход DTCO может стать интересной основой для анализа экономических показателей, которые могут контролироваться параллельно со стандартными метриками РРАС. Метод позволяет принимать во внимание технологические маршруты как современных, так и перспективных технологий проектирования и изготовления ИС. Они могут объединяться с соответствующей информацией об этапах технологического процесса и оборудовании, что позволяет проводить анализ показателей потребляемой мощности – ​производительности – ​площади кристалла – ​стоимости – ​экологичности (PPACE).

В качестве основных показателей воздействия полупроводниковой промышленности на окружающую среду специалисты IMEC выбрали потребление электроэнергии, использование сверхчистой воды и выбросы парниковых газов. Для расширения подхода DTCO за счет этих показателей они использовали данные опытной линии IMEC по обработке пластин диаметром 300 мм, дополнив эти данные информацией, поступающей от экосистемы поставщиков оборудования IMEC. Благодаря этому обеспечивается возможность взаимо-связи различных ноу-хау.

Цель состоит в обеспечении возможности выполнения PPACE-анализа различных вариантов масштабирования уже на этапе поиска пути – ​для выявления узких мест, рисков и возможностей до начала крупносерийного производства. Для получения правильных оценок важно рассматривать ситуацию максимально целостно. Например, известно, что инструментальные средства EUV-литографии обладают удельным энергопотреблением (на одну установку) примерно в 10 раз бóльшим, чем традиционные системы 193-нм иммерсионной литографии. Но в то же время использование EUV-литографии позволяет значительно сократить число этапов технологического процесса, и это необходимо учитывать при расчете общего энергопотребления.

Для количественной оценки и сравнения разных технологических маршрутов и схем интеграции, применяемых в технологических поколениях от 28 до 2 нм, специалисты IMEC использовали расширенный подход DTCO. Затем было продемонстрировано, как данный подход может быть использован для принятия более устойчивых решений в области производства.


Общая тенденция: рост потребления электроэнергии и сверхчистой воды, увеличение выбросов парниковых газов

Масштабирование технологий продолжает обеспечивать выгоды с точки зрения увеличения плотности размещения транзисторов и повышения быстродействия. Одновременно с учетом допущений, сделанных в работе IMEC, анализ PPACE показывает значительное увеличение удельного потребления электроэнергии, сверхчистой воды и рост выбросов парниковых газов в пересчете на пластину, обрабатываемую с использованием проектных норм от 28 до 2 нм. Значения перечисленных показателей увеличиваются до 3,46, 2,3 и 2,5 раз соответственно (рис. 1). Более детальная оценка показывает, что рост данных показателей действительно связан с растущей сложностью по мере перехода к меньшим проектным нормам. Рост сложности с этой точки зрения заключается в увеличении числа этапов технологического процесса, внедрении ускорителей масштабирования, росте числа металлических токопроводящих дорожек и необходимости применения нескольких методов формирования рисунка.



Источник: IMEC

Рисунок 1. Объем и структура энергопотребления при обработке пластин с использованием различных проектных норм


Наблюдаемое на транзисторном уровне ухудшение экологических показателей обусловлено дальнейшим масштабированием площади стандартной ячейки и повышением производительности.

Детальное рассмотрение каждого показателя позволяет уточнить результаты анализа и проследить самые большие их составляющие. Удельное потребление электроэнергии на обработку одной пластины, полученное в результате суммирования потребления на каждом этапе технологического процесса, увеличивается во всех трех основных частях – ​FEOL, BEOL и MEOL. Если рассматривать FEOL-этапы, то наибольшее энергопотребление приходится на формирование модулей затворов.

Специалисты IMEC отмечают, что рост потребления электроэнергии происходит на всех этапах FEOL, BEOL и MEOL и на всех охватывавшихся анализом технологических уровнях (проектные нормы от 28 до 2 нм). Значение потребления электроэнергии рассчитывалось, исходя из реальной средней потребляемой мощности оборудования и времени его работы.

Сверхчистая вода используется в полупроводниковом производстве для промывки пластин на стендах жидкостной обработки и на этапах химико-механической полировки (CMP). По мере значительного роста числа этапов процесса при переходе от одного технологического поколения к другому потреб-ление сверхчистой воды выросло более чем вдвое.

Аналогичная ситуация складывается и с выбросом парниковых газов (рис. 2). Например, фторсодержащие соединения в основном используются для сухого травления, очистки камер химического осаждения из паровой фазы (ХОПФ/CVD) и при эпитаксиальном выращивании. Основной вклад в формирование газовых выбросов вносят SF6 и NF3, обладающие высоким потенциалом воздействия на глобальное потепление. Увеличение числа этапов ХОПФ при уменьшении проектных норм (переходе к следующему технологическому поколению) приводит к росту использования NF3. Это увеличивает общий показатель в эквиваленте CO2, который позволяет сопоставлять выбросы различных парниковых газов на основе их потенциального вклада в глобальное потепление.



Источник: IMEC

Рисунок 2. Расчетные эквивалентные выбросы CO2 из парниковых газов, используемых в технологических потоках, проходящих через различные узлы


Конечно, существует неопределенность относительно выбора технологии, которую заводы по обработке пластин будут применять начиная с проектных норм 5 нм и менее. В своих расчетах специалисты IMEC предполагали, например, использование EUV-литографии в BEOL-процессах, внедрение ускорителей масштабирования, таких как заглубленная шина электропитания, а также переход к нанолистовой архитектуре при освоении 2-нм проектных норм. Методика DTCO может использоваться и для оценки других сценариев масштабирования технологий, но они должны оцениваться в сочетании с прогнозируемой функциональностью и производительностью выбранной технологии.


Два конкретных случая: снижение выбросов NF3 и пропускная способность EUV-литографии

Некоторые допущения, сделанные в работе специалистов IMEC, могут серьезно варьироваться на разных заводах по обработке пластин. Например, значение потребления электроэнергии, рассчитанное при помощи данного анализа, можно использовать для расчета выбросов в эквиваленте СО2. Разумеется, объем подобных выбросов зависит от способа генерации электроэнергии. В рассматриваемой работе источники энергии предполагались неизменяемыми. Но ввиду того, что кремниевые заводы переходят от потребления электроэнергии, генерируемой с использованием ископаемого топлива, к возобновляемым источникам энергии, динамику роста углеродного следа электроэнергии в пересчете на одну пластину при переходе к более современному технологическому уровню следует пересмотреть. Поэтому специалисты IMEC провели несколько анализов чувствительности, определяя, как влияют изменения входящих переменных на целевые показатели.

Примером может служить оценка коэффициента снижения выбросов парникового газа NF3, составлявшего, как предполагалось, 95%. Это означает, что 95% NF3, используемого на заводе по обработке пластин, сжигается или преобразуется для предотвращения его попадания в окружающую среду. Но при изменении коэффициента снижения выбросов до 99% (как предполагается для новейших очистных систем) общий объем парниковых газов останется близким к целевому показателю, установленному в Международной маршрутной карте развития полупроводниковых приборов (ITRS) редакции 2015 г.

Расширенный подход DTCO может быть использован для постановки целей, что позволяет производителям выбрать наиболее экологичный вариант производства. Например, как уже говорилось, инструментальные средства EUV-литографии потребляют больше электроэнергии на одну установку, чем системы 193-нм литографии. Пропускная способность EUV-литографии (из расчета обрабатываемых в час пластин) ниже, чем при использовании 193-нм литографии, что увеличивает удельное энергопотребление. С другой стороны, при однократном формировании рисунка с использованием EUV-литографии значительно снижается число этапов технологического процесса по сравнению со 193-нм литографией, применяемой в сочетании со сложными методами многократного формирования рисунка (например, методика четырехкратного формирования рисунка с самосовмещением – ​SAQP). Анализ DTCO показывает, что для достижения установкой EUV-литографии такого же уровня потребления электроэнергии, что и у системы 193-нм литографии с SAQP, ее целевая пропускная способность (при формировании критических металлических токопроводящих дорожек в рамках BEOL-процессов) должна быть не ниже 110 пластин в час (рис. 3).



Источник: IMEC

Рисунок 3. Влияние EUV-литографии на сложность процесса (слева) и потребление электроэнергии (справа)

Примечание: При пропускной способности 110 пластин в час суммарное потребление EUV-литографии (EUVL) близко к показателю 193-нм ArF-литографии (ArFi) в сочетании с методикой SAQP.

* SA (self-align) – самосовмещение.

** LE – этап «литография–травление», число после LE означает кратность повторения этапа.

*** Формирование металлических токопроводящих дорожек.

**** SADP (self-aligned double pattering) – двойное формирование рисунка с самосовмещением.


Перспективные планы

Для получения полной картины влияния полупроводниковой промышленности на окружающую среду в рамках методики DTCO необходимо также учитывать воздействие этапов добычи и переработки сырья. Первые шаги в этом направлении уже сделаны. В этом плане разработчики IMEC намерены рассмотреть влияние внедрения в технологические маршруты и процессы новых материалов, особенно если эти материалы будут отнесены к критическим. Для подобных материалов с целью минимизации их использования могут рассматриваться варианты повторного использования после переработки или улучшения технологических инструментальных средств (как собственно систем, так и режимов их работы).

Разработчики IMEC также планируют применять расширенный подход DTCO не только для анализа производства логики, но и для других технологий, включая энергозависимую и энергонезависимую память. Кроме того, методику DTCO предполагается постепенно расширять до системного уровня – ​за счет включения метрик, связанных с корпусированием, 3D ИС, печатными платами и системами в целом.


Bardon Marie Garcia, Parvais Bertrand. The Environmental Footprint of Logic CMOS Technologies. IMEC, 17 December, 2020: https://www.imec-int.com/en/articles/environmental-footprint-logic-cmos-technologies


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.