Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Выпуск 1(6725) от 14 января 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

В выпуске 25 за 2020 г. была опубликована первая часть статьи специалистов Межуниверситетского центра микроэлектроники (IMEC, Левен, Бельгия), посвященной развитию FEOL-, MEOL- и BEOL-процессов. Были рассмотрены вопросы современных общепринятых технологий и узких мест их масштабирования, перспективные инновационные опции FEOL-, BEOL- и MЕOL-процессов. В заключительной части статьи представлены дальнейшие варианты продолжения масштабирования в направлении проектных норм порядка 1 нм.


MEOL: революция связности

Как уже упоминалось, в рамках MEOL-процессов для улучшения трассируемости вводятся структурные ускорители масштабирования (например, самовыравнивающиеся контакты затвора – ​self-aligned gate contacts, SAGC). Эта эволюция (и даже революция) связности будет продолжаться, так что станут возможными другие реализации MEOL-слоев – ​в зависимости от потребностей в соединении между приборами и межсоединениями. Например, разветвленная приборная архитектура (forksheet) позволяет более гибко подключать и отключать затворы, что способствует повышению гибкости трассировки.

Еще один перспективный ускоритель масштабирования – ​заглубленные шины электропитания (buried power rail, BPR). Шины электропитания – ​часть сети подачи электропитания, традиционно они реализуются в рамках BEOL-процессов (в форме слоев Mint и M1). В рамках FEOL-процессов шины заглубляются, т. е. реализуются в форме BPR, чтобы помочь высвободить для межсоединений ресурсы трассировки. Эта сложная конструкция непосредственно воздействует как на FEOL-, так и на BEOL-процессы и структуры. На прошедшей 15–18 июня 2020 г. международной конференции по сверхбольшой интеграции (VLSI 2020) специалисты IMEC представили схему интеграции вольфрамовой заглубленной шины электропитания (W BPR) в тестовый КМОП-кристалл на FinFET-транзисторах. Данная схема интеграции не оказала отрицательного влияния на характеристики тестового КМОП-кристалла. Дополнительные оценочные исследования показали, что внедрение BPR в качестве ускорителя масштабирования в конструкции логических приборов и СОЗУ обеспечивает определенные преимущества на системном уровне (рис. 6).

Эта схема интеграции может быть расширена с помощью так называемых VBPR, в которых межслойный переход (via, V) к BPR теперь соединяется стежками со слоем MEOL (дорожка M0A). На конференции VLSI 2020 представители IMEC демонстрировали BPR на основе вольфрама, сопряженную с рутениевым (Ru) межслойным переходом (VBPR) для обеспечения контакта с дорожками M0A на основе Ru. Данная конструкция обеспечила хорошие показатели сопротивления и электромиграции.

Кроме того, требуются инновационные решения, позволяющие еще больше снизить контактное сопротивление области истока–стока. Разработчики IMEC предлагают усовершенствованные схемы контактов, включая «обертывающие» (wrap-around) контакты, обеспечиваемые атомно-слоевым осаждением металла, – ​как замена эпитаксиально выращиваемым алмазным контактам (алмазные пленки). Так площадь контакта еще увеличивается, за счет чего контактное сопротивление снижается.


Дальнейшие варианты масштабирования

Комплементарные полевые транзисторы в FEOL-процессах: путь к 3T логическим стандартным ячейкам

За пределами 5Т-структур дальнейшее снижение высоты ячейки в основном ограничено проблемами трассируемости – ​теперь эти проблемы должны оцениваться на уровне логических блоков. Итогом оптимизации трассируемости стали комплементарные полевые транзисторы (CFET), позволившие расширить границы действия закона Мура. Концепция CFET состоит в том, чтобы «складывать» n-канальные FET поверх p-канальных (или «плавник-на-плавник», или «лист-на-лист»). Самым существенным преимуществом этой архитектуры (рис. 7) стало масштабирование занимаемой площади, позволившее в конечном счете использовать 3Т логические стандартные ячейки и ячейки СОЗУ со значительно меньшей площадью топологии.

На конференции VLSI 2020 проектировщики IMEC продемонстрировали первое экспериментальное доказательство концепции CFET-прибора, изготовленного при помощи монолитного технологического процесса. Разработчикам удалось преодолеть основные технологические проблемы, связанные с последовательностью операций сложного процесса, в котором CFET обрабатываются в рамках восходящего метода, начиная с монолитной подложки. В настоящее время в качестве альтернативного, менее сложного технологического процесса интеграции исследуется последовательный CFET-процесс: обработка устройства нижнего уровня (например, р-канального FET) сопровождается пластинным монтажом для формирования канала устройства верхнего уровня (например, n-канального FET). Устройство верхнего уровня обрабатывается дополнительно. Процесс позволяет более гибко выбирать материалы канала, которые будут использоваться в устройстве верхнего уровня.


BEOL: «гибридная высота с нулевым межслойным переходом» и поиск альтернативных материалов

Сопротивление и емкость металлических токопроводящих дорожек и межслойных переходов остаются наиболее важными параметрами BEOL-процессов. Альтернативное формирование металлизации – метод «гибридной высоты с нулевым межслойным переходом» (hybrid height with zero via) – позволяет гибко менять сопротивление за счет емкости в зависимости от прикладных потребностей применения металлической токопроводящей дорожки.

Идея состоит в том, чтобы разделить каждый слой металлизации на три отдельных подслоя: среднюю линию и возможные расширения в верхнюю или нижнюю стороны. В таком случае для каждого слоя металлизации получается четыре возможных сценария:

только средняя линия;

средняя линия с расширением вниз;

средняя линия с расширением вверх;

средняя линия с расширением в обе стороны.

Появляется возможность подстраивать высоту и аспектное отношение металлических токопроводящих дорожек в пределах одной и той же площади. Например, если дорожка должна служить шиной электропитания, которая очень чувствительна к сопротивлению, можно сформировать дорожки с высоким аспектным отношением (и, следовательно, низким сопротивлением). Если дорожка предназначена для передачи сигнала, то для сохранения низкого емкостного сопротивления используется только средняя линия. Подобная конструкция не только обеспечивает гибкость с точки зрения изменения отношения сопротивления и емкости, но и (как ожидается) будет способствовать улучшению быстродействия и энергопотребления.

С точки зрения обработки различия по высоте достигаются при осуществлении этапов вытравливания углублений в слое металлизации. При протравливании до конца получается межслойное переходное отверстие, используемое как вертикальное межслойное соединение – ​без необходимости формирования классической конструкции межслойного переходного отверстия. В настоящее время специалисты IMEC решают разнообразные проблемы, связанные с подходом «гибридная высота с нулевым межслойным переходом» (рис. 8).

Кроме того, для снижения высоты стандартной ячейки до 3–4Т требуются проводники с чрезвычайно низким сопротивлением. Разработчики IMEC изучают с этой точки зрения большое число материалов, которые обладают лучшей добротностью, чем рутений и молибден. Данный показатель определяется как произведение объемного удельного сопротивления на средний свободный путь носителей заряда в металле. Интерес представляют упорядоченные интерметаллические соединения с низким удельным сопротивлением при предельно масштабированных размерах, например соединения на основе Ru и Al, такие как AlNi или RuV3 (хотя это не единственные «кандидаты»). Неэмпирические расчеты показывают наличие перспективных свойств для применения в следующих поколениях межсоединений из разных металлов. Поиск следующего нового проводника – ​нелегкая задача. Однако обнадеживает то, что данную идею приняли и реализуют несколько научно-исследовательских групп из разных стран мира, проводящих соответствующие программные НИОКР.

В долгосрочной перспективе в качестве одной из интересных альтернатив можно рассматривать гибридные графено-металлические проводники. Как известно, графен (двумерный материал) отличается атомарной тонкостью, высокой электро- и теплопроводностью, однако не обладает достаточным числом носителей заряда для того, чтобы его можно было использовать в качестве локального межсоединения. Однако существуют способы модулировать его проводимость. Один из них – ​использование гибридной схемы металл–графен, в которой металл (например, Cu, Ru, Mo и т. д.) инкапсулирован графеном. Ранее специалисты IMEC уже демонстрировали подобный гибридный металлографеновый материал, отличающийся низким электрическим сопротивлением и высокой термостабильностью.

MEOL-процессы. Для удовлетворения требований новых предполагаемых транзисторных архитектур, а также для дальнейшего ослабления перегрузок трассировки, несомненно, требуется активизировать инновационный процесс в области MEOL-слоев. Например, архитектура CFET нуждается в новых решениях для формирования контактов затворов, т. к. затворы теперь становятся общими для n- и p-канальных полевых транзисторов. Кроме того, межслойные переходные отверстия и переходы с высоким аспектным отношением будут служить межсоединениями различных «строительных блоков», расширяющихся в третье измерение. При этом доминантное паразитное сопротивление межслойных переходов должно быть снижено. Этого можно достичь путем внедрения перспективных MEOL-контактов с использованием, например, рутения.


Заключение

По мере того как масштабирование продолжается в направлении проектных норм менее 5 нм, производители ИС могут постепенно отходить от современных общепринятых технологий, таких как FinFETs (в FEOL), формирование медного двойного дамасского рисунка (в BEOL) и традиционные схемы формирования контактов (в MEOL). В данной статье специалистами IMEC были рассмотрены перспективные и последующие инновационные варианты развития FEOL, BEOL и MEOL технологий. Предполагается, что они представляют собой возможный путь перехода к технологическому уровню с проектными нормами 1 нм.


Horiguchi Naoto, Tokei Zsolt. A View on the Logic Technology Roadmap. Semiconductor Digest, November 23, 2020: https://www.semiconductor-digest.com/2020/11/23/a-view-on-the-logic-technology-roadmap/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.