Материалы 66-й международной конференции по электронным приборам

Материалы 66-й международной конференции по электронным приборам

Выпуск 1(6725) от 14 января 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

С 12 по 18 декабря 2020 г. состоялась 66-я Международная конференция по электронным приборам (International Electron Device Meeting, IEDM). Впервые за свою историю она прошла в виртуальном режиме – ​из-за пандемии COVID‑19. В рамках конференции было представлено несколько сотен докладов, в обсуждении которых принял участие широкий круг разработчиков в области перспективных материалов, приборов и приборных структур для полупроводниковой промышленности, а также оборудования и производственных технологий. Представляем краткий обзор по материалам некоторых докладов.


Нанолистовые транзисторы

Специалисты корпорации Intel представили доклад «3D самовыравнивающиеся этажированные n-МОП-на-p-МОП нанолистовые транзисторы как средство продления масштабирования в соответствии с законом Мура» (3-D Self-aligned Stacked NMOS-on-PMOS Nanoribbon Transistors for Continued Moore’s Law Scaling).

Предполагается, что разрабатываемый 5-нм процесс Intel станет первым технологическим процессом, в котором корпорация внедрит технологии нанолистов и нанолент, идущие на смену архитектуре FinFET. Как известно, FinFET – ​это полевой МОП-транзистор с двумя изолированными затворами, созданный на КНИ-подложке. Затвор располагается на двух, трех или четырех сторонах канала или окружает канал, формируя таким образом структуру двойного затвора. Форма области истока–стока напоминает плавники рыбы (из-за чего приборы и получили свое название). FinFET-приборы характеризуются значительно меньшим временем переключения и большей плотностью тока, чем планарные структуры, созданные по широко распространенной КМОП-технологии. На рис. 1 представлена ожидаемая эволюция транзисторных архитектур.



Источник: Intel/IEDM

Рисунок 1. Эволюция транзисторных архитектур с точки зрения специалистов корпорации Intel


Итак, возможно, что 7-нм технологический уровень будет характеризоваться 24-нм шагом плавников, а 5-нм ознаменуется внедрением нанолистов (вместо нанопроволоки). Специалисты Intel представили 3D самовыравнивающиеся этажированные множественные кремниевые наноленточные транзисторы с успешной интеграцией вертикально-этажированных двойных областей истока–стока и двойных металлических затворов. Как n-МОП, так и p-МОП структуры демонстрируют высокую производительность и хорошее управление короткими каналами. Представлен также функциональный КМОП-инвертор с хорошо сбалансированными характеристиками передачи напряжения. По мнению разработчиков, эта новая транзисторная архитектура дает возможность продолжить масштабирование в соответствии с законом Мура.

Совместное использование процесса эпитаксии вертикально-этажированной двойной области истока–стока и двойных металлических затворов позволяет регулировать p- и n-нановолокна, а также пороговое напряжение обеих структур. Это дает хорошие показатели электростатики – ​крутизна подпороговых характеристик <75 мВ/десятичный разряд и DIBL <30 мВ/В для затворов ≥30 нм. На рис. 2 изображена схема инвертора, поперечное сечение затвора с p-эпитаксиальной лентой и n-эпитаксиальной каплей. Также показан линейный участок затвора с n- и p-нанолентами. Длина затвора 40 нм, ширина нанолент – ​13, толщина – ​~5 нм.



Источник: Intel/IEDM

Рисунок 2. Схема инвертора (слева), изображения поперечного сечения затвора, полученного при помощи просвечивающего электронного микроскопа (вверху справа), и нанолент (внизу справа)

* Vout – выходное напряжение.

** Vss – напряжение заземления.

*** Vcc – наибольшее положительное напряжение.

**** Vin – входное напряжение.

***** p-WFM – материал с p-рабочей функцией.

****** n-WFM – материал с n-рабочей функцией.


На рис. 3 слева приводится последовательность технологического процесса, вверху справа – ​схема последовательности эпитаксии, а внизу справа – ​последовательность формирования двойного металлического затвора.



Источник: Intel/IEDM

Рисунок 3. Схема технологического процесса этажирования нанолент и технологического

процесса двойного затвора

* High-k – материал с высокой диэлектрической проницаемостью.

** W – вольфрам.

*** CMP (chemical mechanical polishing) – химико-механическая полировка.

Специалисты Intel особо отмечают, что нижние p-МОП-ленты остаются нетронутыми, в то время как верхние n-МОП-ленты удаляются за исключением этажерки затвора, а затем n-эпитаксиальный слой выращивается на кромках лент канала. Используемые материалы с двойной рабочей функцией (work-function materials, WFM) требуют сначала осаждения p-WFM и вольфрама (W), а затем обратного травления W ниже n-лент, так что W остается покрывать p-ленты. Затем формируется слой n-WFM, за которым следует окончательное осаждение W и химико-механическая полировка. При длине затвора ≥30 нм никаких проблем с заполнением W-затвора быть не должно.

В идеале для обеспечения лучшей подвижности носителей заряда следовало бы формировать p-МОП-ленты из SiGe, но это усложнило бы формирование начальной эпитаксиальной этажерки и последующее высвобождение ленты. Поэтому был применен прямолинейный подход с использованием кремниевых p-МОП устройств.

Продолжение следует…


ntel Looks Ahead to Stacked Nano-Ribbon Transistors, Anti-Ferroelectric E-DRAM at IEDM. Semiconductor Digest, November 30, 2020: https://www.semiconductor-digest.com/2020/11/30/intel-looks-ahead-to-stacked-nano-ribbon-transistors-anti-ferroelectric-e-dram-at-iedm/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.