Разработка новых классов 2,5D- и 3D-модулей и методик корпусирования

Разработка новых классов 2,5D- и 3D-модулей и методик корпусирования

Выпуск 23 (6697) от 21 ноября 2019 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Ведущие корпорации полупроводниковой промышленности, стартапы и научно-исследовательские учреждения, пытаясь расширить преимущества гетерогенной интеграции, ищут все новые подходы, направленные на снижение затрат и повышение эффективности. В частности, идет конкуренция в сфере создания новых классов 2,5D- и 3D-модулей и методик корпусирования на основе различных технологий межсоединений следующего поколения. Подобные проекты пока находятся на стадии НИОКР, и, несмотря на их перспективность, разработчикам еще предстоит решить ряд технических и экономических проблем. Наибольшую активность в этой области демонстрируют корпорации Intel, TSMC и ряд других игроков.

Ряд корпораций, активно конкурирующих друг с другом, в настоящее время ведут разработку новых классов 2,5D- и 3D-модулей, при этом основное внимание уделяется технологиям межсоединений следующего поколения. Перспективные модули разрабатываются на одной из новых схем межсоединений – ​гибридного соединения «медь–медь». Технология дает возможность объединять в блок дополнительные кристаллы с использованием медных соединений на уровне ИС, включая новые типы 3D ИС, чиплеты и «кубики» гибридной памяти. Однако их проектирование порождает новые технические и экономические проблемы.

В чем дело? В некоторых случаях для новейших технологических уровней, характеризующихся малыми топологическими нормами, традиционные конструкции «систем-на-кристалле» (SoC) оказываются слишком громоздкими и дорогими. Специалисты полупроводниковой промышленности пытаются разработать новые альтернативные приборы, применяя самые различные подходы. Новые 2,5D/3D-модули производятся в том числе и с использованием хорошо известных схем межсоединений, которые связывают кристаллы ИС друг с другом или с дискретными приборами в качестве промежуточных устройств (2,5D-интеграция). Во многих из создаваемых модулей кристаллы ИС объединяются в блоки при помощи микростолбиковых и столбиковых выводов. Такие подходы обеспечивают создание компактных решений при малой потребляемой мощности.

Современные решения, в которых используются микростолбиковые выводы, отличаются миниатюрностью – ​шаг элементов составляет 40 мкм. Ширина самих выводов – ​25 мкм, расстояние между ними составляет 15 мкм. Дальнейшее развитие технологий может привести к тому, что шаг микростолбиковых выводов сократится до 20 мкм, но для этого потребуется разработка новых подходов. Из существующих сегодня вариантов гибридное соединение «медь–медь» считается наиболее перспективным. При блочном соединении кристаллов методом диффузионного монтажа «медь-к-меди» микростолбиковые выводы становятся не нужны.

В настоящее время ряд исследовательских организаций и промышленных фирм планируют перейти к прямому или гибридному монтажу кристаллов, поскольку это позволит достичь шага сначала 20, а потом и 10 мкм.

Медное гибридное соединение нельзя назвать принципиально новым решением. В течение многих лет эта технология использовалась при создании КМОП-датчиков изображения. Однако ее перенос на технологии этажирования ИС (например, этажирования различных типов ИС ЗУ или ИС ЗУ на логические приборы) – ​трудная задача, включающая в себя сложные процессы на уровне массово-поточного производства. И хотя первые продукты могут появиться к 2021 г. или даже раньше, окончательные сроки реализации остаются неопределенными.

Тем не менее можно отметить несколько «прорывных» событий:

Imec, Intel, Leti, Samsung, TSMC и ряд других организаций работают над технологиями медных гибридных соединений будущих перспективных модулей;

корпорация Xperi разработала новую версию гибридной технологии межсоединений (на данную технологию предоставляются лицензии);

на стадии НИОКР находится технология гибридного монтажа для создания новых типов трехмерных ДОЗУ;

ряд фирм разрабатывают новые «кубики» (типовые элементы) гибридной памяти с высокой пропускной способностью;

много исследований в сфере НИОКР проводится по новым конструкциям 2,5D- и 3D-ИС, а также чиплетов, объединяющих блоки памяти с логическими приборами или логические приборы различного типа.



Источник: Xperi Corporation

3D-интеграция с гибридным монтажом кристаллов

* DBI (direct bond interconnect) – технология формирования межсоединений с непосредственной (без использования каких-либо промежуточных слоев) связью.


Трудности формирования межсоединений

В настоящее время микросхемы монтируются в различные типы корпусов. Обычно классификация ведется по типам межсоединений, определяющим, как кристаллы ИС соединяются друг с другом или на плате и включающим в себя проволочную разводку, корпусирование методом перевернутого кристалла, корпусирование на уровне пластин (WLP) и технологию TSV.

По данным исследовательской фирмы TechSearch, от 75 до 80% современных корпусов основаны на проволочном монтаже, при этом во многих случаях он не обеспечивает достаточных возможностей ввода–вывода. Для расширения этих возможностей используются такие технологии, как монтаж методом перевернутого кристалла, WLP и TSV, каждая из которых обладает как своими достоинствами, так и недостатками. В качестве главных требований обычно выступают плотность расположения элементов и размеры корпуса – ​это особенно важно для приборов поколения 2,5D, не обладающих возможностями трехмерных приборов. Плотность размещения элементов непосредственно связана с числом операций ввода–вывода. Схемы 2,5D, включающие несколько устройств ввода–вывода, как правило, способны поддерживать большинство подобных операций. Схемы с разветвлением отличаются средними значениями плотности расположения элементов и размерами корпуса. В то же время схемы с матричным расположением шариковых выводов (BGA) могут обрабатывать от нескольких сот до тысячи операций ввода–вывода.

В случае монтажа методом перевернутого кристалла на верхней его части образуется значительное число малых следов припоев и контактных столбиков. Такие приборы обычно монтируются на отдельном кристалле или плате с использованием наименее агрессивных соединительных материалов.

При монтаже с разветвлением (WLP) кристаллы ИС корпусируются на уровне пластины. Между тем при 2,5D-корпусировании они могут этажироваться или располагаться бок о бок поверх интерпозера, включающего в себя межслойное соединение (TSV). В этом случае интерпозер выступает в качестве «моста» между кристаллами ИС и платой.

Перспективные методы корпусирования, такие как 2,5D- и монтаж с разветвлением, существуют довольно давно, однако по-прежнему остаются слишком дорогими для многих продуктов и используются главным образом в наиболее современных решениях. Тем не менее ожидается, что в будущем, при разработке новых конструкций микросхем системного уровня, усовершенствованные корпуса станут более жизнеспособным вариантом. Традиционный подход к масштабированию кристаллов ИС, заключающийся в упаковке как можно большего числа транзисторов, становится все сложнее и дороже реализовать на каждом новом технологическом уровне. Соответственно, по мере масштабирования требуются альтернативные методики корпусирования.

Еще один способ воспользоваться преимуществами масштабирования – ​поместить несколько сложных микросхем в расширенный модуль (метод гетерогенной интеграции). Например, в рамках гетерогенной интеграции возможно объединение вентильных матриц, программируемых пользователем (FPGA), и памяти с высокой пропускной способностью. Предназначенные для высокопроизводительных систем HBM-этажерки ДОЗУ объединяются посредством TSV, что расширяет возможности ввода–вывода и увеличивает пропускную способность. Например, модуль HBM2 корпорации Samsung состоит из восьми кристаллов ДОЗУ емкостью по 8 Гбит, которые соединяются с использованием 5,0 тыс. TSV.

При данном подходе используется термокомпрессионная сварка, позволяющая выровнять кристаллы и их выводы относительно друг друга. За счет этого удается снизить физические и тепловые нагрузки на кристаллы и добиться формирования межсоединений с мелким шагом. Чем мельче шаг межсоединения, тем выше требования к плоскостности и деформации при обработке.

При переходе к топологиям порядка 10/7 нм и менее возникает ряд проблем, в первую очередь с корпусированием. На кристалле приходится интегрировать больше функциональных блоков, соответственно, нужно больше возможностей ввода–вывода для маршрутизации функций. Для увеличения плотности операций ввода–вывода ширина контактных линий должна быть менее 40 мкм – ​предел, определяемый современными спецификациями. Это непростая задача – ​корпорация Intel, например, недавно представила новую платформу 3D-процессора под кодовым названием Lakefield. По сути, это решение, объединяющее в одном модуле одно 10-нм процессорное ядро с четырьмя 22-нм процессорными ядрами. Новая 3D-технология, названная Foveros, использует существующие микрошариковые выводы с шагом 36 мкм.

В процессе формирования медных столбиковых выводов определяются их размеры. Затем на подложку наносят затравочный слой, после него – ​резист и формируют рисунок. Область со сформированным рисунком медной металлизации защищают специальным покрытием.

На уровне 20-мкм технологий процесс усложняется: размеры столбиков снижаются до 11–12 мкм а расстояние между ними сокращается до 8–9 мкм. Эффективно контролировать создание столь миниатюрных элементов очень трудно.


Что такое гибридное соединение?

Как бы то ни было, полупроводниковая промышленность требует новых решений в области топологий 20 мкм и менее. Одно из решений – ​формирование соединений вида «медь–медь». Идея состоит в подключении приборов непосредственно с использованием медных соединений с мелким шагом, а не микростолбиковых соединений и других структур.

Существует несколько вариантов подхода, таких как термокомпрессионное соединение «медь–медь» и гибридное соединение «медь–медь». Недавно специалисты международной компании Kulicke & Soffa и Калифорнийского университета в Лос-Анджелесе продемонстрировали технологию непосредственного соединения медных элементов с шагом ≤10 нм. Кроме того, исследователи разрабатывают способы уменьшить окисление меди.

Идея состоит в том, чтобы сформировать медные столбиковые выводы на поверхности двух пластин, которые затем будут скреплены с помощью термокомпрессионной сварки. Работы находятся в стадии НИОКР, но, по оценкам специалистов, непременно будут продолжены.

Гибридное соединение медных слоев друг с другом имеет большие перспективы. Корпорации Intel, TSMC и ряд других активно исследуют 2,5D- и 3D-технологии изготовления ИС по этой методике. Так, TSMC недавно представила подробную информацию о своих 3D-технологиях следующего поколения – ​«системах-на-интегрированных-кристаллах» для 3D-гетерогенной интеграции. Другие фирмы также разрабатывают собственные методики гибридных соединений. Например, фирма Xperi недавно начала лицензирование подобной технологии.

В гибридных соединениях в рамках стандартного производственного процесса связываются как минимум две структуры на одной полупроводниковой пластине, что позволяет существенно снизить издержки. Правда, некоторые исследователи используют «экзотические» материалы, такие как нанопасты и наночастицы.

Гибридные технологии соединения отличаются от технологии «прямого» соединения, которая используется для современных КМОП-датчиков изображения, MEMS и радиочастотных переключателей. Прямое соединение осуществляется в условиях завода по обработке пластин. На одну сторону пластины наносится слой диэлектрического материала. Другая пластина обрабатывается таким же образом. Затем две пластины проходят процесс соединения диэлектрика с диэлектриком. Процесс гибридного соединения несколько похож – ​разница заключается в том, что пластины соединяются вместе с использованием комбинации двух технологий – ​«диэлектрик–диэлектрик» и «металл–металл» – ​при комнатной температуре. После обработки пластины на полупроводниковом заводе металлические контактные площадки «утапливаются» в поверхность. После этого пластина проходит стадии планаризации с помощью химико-механической полировки (ХМП) и активации плазмой.

Данная технология используется в течение многих лет – ​например, для изготовления перспективных КМОП-датчиков изображения. При этом одна пластина представляет собой логику, а другая – ​массив пикселей.

Теперь специалисты полупроводниковой промышленности пытаются создать гибридные методы соединения новейших схем памяти и кристаллов логических ИС. Цель состоит в том, чтобы разработать более совершенные приборы 2,5D/3D.

Здесь возникает ряд проблем. Так, достижение хорошего соединения медных слоев во многом зависит от точного контроля топологии после этапа химико-механической полировки. При чрезмерной полировке выемка меди оказывается слишком большой, и есть риск недостаточного соединения элементов во время гибридного процесса. С другой стороны, при недостаточной полировке остатки меди могут создавать электрические помехи. Еще более сложными оказываются операции формирования множественных слоев или стеков кристаллов – ​неоднородности каждого слоя после соединения влияют на характеристики следующего слоя. Поэтому требования к допускам и однородности возрастают.

Как бы то ни было, при всей сложности процесса гибридного соединения эта технология будет востребована в полупроводниковой промышленности – ​масштабирование ИС замедляется и становится слишком дорогим, поэтому отрасль нуждается в новых подходах.


LaPedus Mark. The Race To Next-Gen 2.5D/3D Packages. September 23, 2019: https://semiengineering.com/the-race-to-next-gen‑2-5d‑3d-packages/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.