Некоторые проблемы проектирования ASIC

Некоторые проблемы проектирования ASIC

Выпуск 23(6722) от 26 ноября 2020 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Проектирование аналоговых и цифро-аналоговых ИС всегда было трудной задачей, но периодически ситуация ухудшается. По данным одного из последних исследований корпорации Wilson Research, в 2019 г. в полупроводниковой промышленности значительно возросло число отказов из-за выхода за пределы допусков аналоговой схемотехники специализированных ИС (ASIC). Чем это было вызвано? Ответ в значительной степени зависит от настроек аналоговых параметров.

При настройке аналоговых параметров проектировщики должны четко представлять себе производительность аналоговой схемы в контексте всей системы, которую требуется реализовать на физическом уровне. При этом важно выяснить, являются ли встречающиеся резкие разбросы параметров присущими только новейшим (минимальным) проектным нормам, или это более широко распространенное явление. Cогласно данным исследования Wilson Research и Mentor Graphics, самым популярным ответом оказались проектные нормы 7 нм и ниже, хотя на них пришлось только 16% отзывов. В целом же проблемы с пиковыми выбросами значений параметров наблюдались по всем проектам разработки ASIC, включая проекты с использованием 150-нм технологий. При этом большинство случаев необходимости перепроектирования ASIC возникло из-за неполадок с логическими элементами и функционалом (рис. 1).



Источник: Wilson Research

Рисунок 1. Частота появления дефектов, требующих перепроектирования конструкции ASIC


Вторая область исследования Wilson Research и Mentor Graphics охватывала проблему возникновения дефектов в зависимости от размера конструкции. В рассматриваемый период рост проблем наблюдался по всем типам конструкций, но частота появления дефектов уменьшалась по мере увеличения количества вентилей и трактов передачи данных (рис. 2).



Источник: Wilson Research

Рисунок 2. Частота подстройки дефектов аналоговых схем в зависимости от размера конструкции


Проблема роста трудностей с проектированием аналоговых приборов объективно обостряется. На последнем Симпозиуме по тестированию ИС (VLSI Test Symposium) отмечалось, что 95% отказов конструкций ASIC у пользователей происходило именно из-за аналоговых элементов конструкции. Задачи проектирования аналоговых схем становятся все сложнее, а отрицательного влияния аналоговых элементов на всю конструкцию ASIC становится все труднее избежать. Количество и сложность проблем, стоящих перед проектировщиками аналоговых схем и аналоговых элементов СБИС, постоянно растут. Одна из трудностей – ​снижение потребляемой мощности. Для ее нивелирования у аналоговых элементов требуется больше времени, чем в случае цифровых элементов.

Проблемы с аналоговыми элементами испытывают конструкции ASIC всех размеров и используемых проектных норм. ASIC становятся все более сложными, что объясняется и переходом на технологии с меньшими проектными нормами, и увеличением количества сложных цифро-аналоговых конструкций. Трудности во многом объясняются тем, что фирмы-разработчики пытаются оптимизировать занимаемую кристаллом ASIC площадь, чтобы включить в схему аналоговые элементы с теми же проектными нормами. Но аналоговые элементы масштабируются хуже цифровых. При переходе на меньшие топологические нормы и попытках разместить разнородные элементы на одной подложке возникает множество сложностей, связанных с такими аспектами, как меньшее пороговое напряжение, усложнение схемотехнического моделирования, трудности определения паразитных явлений и т. п.

В настоящее время в полупроводниковой промышленности значительное влияние на рост оказывает рост спроса на ИС со стороны приборов Интернета вещей. В них широко используются системы ФАПЧ, радиочастотные и высокочастотные схемы. Кроме того, в генераторах подкачки заряда, операционных усилителях и т. п. применяются аналоговые датчики.

Специалисты корпорации TSMC отмечают, что при попытках масштабировать аналоговые конструкции обостряются проблемы, присущие аналоговым приборам. Одна из них – ​шум (помехи). В лучшем случае увеличение помех вследствие масштабирования аналоговой конструкции приводит к снижению производительности. В худшем – ​к неработоспособности. При сочетании помех и изменчивости параметров процесса ситуация может стать еще хуже. Так, в случае регуляторов напряжения или генератора подкачки заряда в тракте передачи сигнала трудно разобраться, что относится к помехам, а что – ​к изменчивости параметров процесса. С пропорциональным уменьшением минимальных размеров топологических элементов (при масштабировании) становится труднее определить, как помехи проявляются в синхронизации сигналов. Кроме того, пока не достигнуто полное понимание того, какой тип причинно-следственных связей работает на уровне малых топологий при высоких частотах, когда значение имеет каждая пикосекунда.

Причиной перепроектирования ASIC могут стать не только проблемы, приводящие к отказу ИС. Самая большая проблема, возникающая при увеличении изменчивости параметров процесса, – ​это выход годных. Для преодоления трудностей, связанных с выходом годных, специалисты корпорации Synopsys рекомендуют при проектировании ASIC чаще проводить моделирование и сигма-анализ применительно не только ко всей ASIC, но и к составляющим ее частям и их взаимодействиям. Получаемый в результате тестовый кристалл становится своего рода полигоном для различных методов анализа. Это позволяет обеспечить более точную корреляцию между результатами моделирования и изделием физического уровня. Все это вместе взятое помогает повысить выход годных при освоении ASIC в производстве.

Специалисты многих фирм, занимающихся проектированием аналоговых приборов, отмечают, что все большую роль при проектировании аналоговых ИС будет играть искусственный интеллект. Сейчас его применение в первую очередь рассматривается в целях обеспечения самоконтроля с обратной связью.

Исследование Wilson Research и Mentor Graphics показывает, что в области проектирования ASIC происходят существенные изменения, связанные с необходимостью точной подстройки параметров аналоговых элементов. Проблемы возникают как при переходе к перспективным конструкциям с меньшими топологическими нормами, так и при усложнении конструкций, реализуемых по зрелым, хорошо отработанным технологиям.

Отмечается, что многие методики проектирования, моделирования, тестирования и т. п., относящиеся к ASIC, являются на данный момент унаследованными от зрелых процессов и предполагают отдельное проектирование и тестирование аналоговых и цифровых частей ASIC. Подобные методики во многом не соответствуют современным требованиям, в частности требованиям гетерогенной (разнородной) интеграции. Соответственно, требуется совершенствование всех этих методик и создание новых.

Наконец, следует учитывать, что проекты создания ASIC на всех уровнях проектных норм требуют создания более быстродействующих приборов, потребляющих меньше энергии. Крайне важным остается требование увеличения выхода годных. Все это усложняет стоящие перед проектировщиками задачи.


Bailey Brian. New Data Suggests That More Chips Are Being Forced to Respin Due to Analog Issues. Semiconductor Engineering, October 19, 2020: https://semiengineering.com/increase-in-analog-problems/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.