ВЫБОР РЕДАКЦИИ

Состояние рынка схем памяти и успехи китайских компаний

Искусственный интеллект и увеличение интереса к краевым вычислениям

CEA-Leti продолжает работы по 6G в D-диапазоне

Освоение и развертывание технологий 5G

Создание Общества по проблемам методик глубокого обучения для систем со сверхмалым энергопотреблением

Развитие индустрии лидаров

Проблемы безопасности вычислений и связи

Разработка Elektrobit для снижения нагрузки на разработчиков автомобильного ПО

Новые разработки стартапа SambaNova

Нарастание проблем при масштабировании схем памяти

Замечания к использованию 2D-материалов

Arm v9 – новая архитектура фирмы ARM

Краткий обзор работ в области трехмерных нейронных структур

Ситуация на рынке микроэлектроники и американо-китайское противостояние

Новый проект ЕС в области корпусирования оптики, фотоники и электроники

Состояние рынков интегральных схем, оборудования и пластин

США: стимулирование развития микроэлектроники и эффективность санкций

Общее состояние и ближайшие перспективы рынка микроэлектроники

Некоторые аспекты освоения технологий 5G

Преимущества и недостатки чиплетов

О важности понимания всех аспектов проектирования

Использование цифровых двойников в микроэлектронике

К вопросам интеллектуальной собственности в области внутрикристальных межсоединений

Некоторые проблемы проектирования ASIC

Взгляд изнутри: Китаю желательно использовать подход «больше, чем Мур»

Перспективы рынка СФ‑блоков до 2027 г.

Xilinx пытается облегчить программирование FPGA

GlobalFoundries и стимулирование производственной базы микроэлектроники в США

Фундаментальные изменения в экономике безопасности интегральных схем

Перспективы развития чиплетов

Перспективы развития чиплетов

Выпуск 7 (6706) от 09 апреля 2020 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

На топологическом уровне 3 нм, с появлением полевых транзисторов с круговыми затворами, в которых используются нанолисты, новые материалы и значительно более плотные матрицы гетерогенных обрабатывающих элементов, проблемы, которые были вполне управляемыми на предыдущих уровнях (например, саморазогрев), внезапно существенно усложняются. Одним из возможных решений становятся чиплеты.

Чиплет-модель получает все большее распространение как одна из альтернатив разработке монолитных конструкций, специализированных ИС (ASIC), которые становятся все более сложными и дорогостоящими на каждом новом технологическим уровне по мере масштабирования топологических норм. Вокруг этой модели происходит объединение нескольких корпораций (включая AMD, Intel и TSMC) и отраслевых групп. Кроме того, исследования по данной тематике ведутся в рамках одной из новых инициатив Министерства обороны США. Цель подобных усилий – ​сократить время и стоимость вывода на рынок новых конструкций ASIC за счет интеграции в модуль предварительно разработанных и протестированных чиплетов. Проблема заключается в отсутствии стандартов и запутанности существующих вариантов, включая некоторые проприетарные (патентованные) подходы.

Традиционное масштабирование ИС предполагает пропорциональное уменьшение размеров различных функциональных блоков ИС при каждом уменьшении топологических норм и их интеграцию на монолитном кристалле. Однако этот процесс становится слишком дорогим для многих производителей ИС, а выгоды от повышения производительности и снижения потребляемой мощности при переходе на меньшие топологии уменьшаются при каждом новом переходе. И хотя традиционное масштабирование по-прежнему остается одним из вариантов при проектировании и производстве новых конструкций ИС, многие разработчики ищут альтернативные варианты.

В рамках чиплет-модели производитель ИС обладает набором модульных кристаллов, или чиплетов, в виде библиотеки. Чиплеты могут обладать различным функционалом, а также реализовываться по различным топологическим нормам технологического процесса. Однако, поскольку они не формируются на едином кристалле, а представляют собой отдельные части модуля или системы, заказчики могут комбинировать чиплеты между собой с использованием схемы межкристальных межсоединений. Другими словами, чиплеты – ​это еще одна форма гетерогенной интеграции, обеспечивающей получение преимуществ масштабирования за счет объединения в модуле с расширенными возможностями разнородных кристаллов.

Идея чиплетов активно обсуждалась в течение многих лет, создавались конкретные изделия. Однако в 2019 г. несколько крупнейших корпораций, включая AMD, Intel и TSMC, придали развитию концепции новый импульс, создав основанные на ней процессоры и технологии.

Не все конструкции и конечные применения требуют и будут требовать применения чиплетов. На рынке в обозримом будущем будут доминировать традиционные подходы к корпусированию. Но в отдельных секторах наблюдается быстрый рост сообщений о разработках с использованием чиплетов. Например, корпорация Intel намерена вывести подобную продукцию на рынок в конце 2020 г., а корпорация AMD уже поставляет изделия с использованием чиплетов на органической подложке.

Министерство обороны США приступило к реализации новой программы, являющейся продолжением усилий DARPA по чиплетам. В ее рамках МО будет не только продолжать разрабатывать чиплеты, но и создаст коммерческую организацию для предоставления правительственным ведомствам решений с их использованием. Микроэлектронная промышленность надеется разработать для чиплетов стандарт на межкристальные межсоединения и интерфейсы, но это произойдет не скоро. Появляются новые интерфейсные технологии, в том числе производная от памяти с высокой пропускной способностью (high-bandwidth memory, HBM), получившая название OpenHBI (high-bandwidth interface).

Преимущества чиплетов

На протяжении большей части срока действия «закона Мура» производители микросхем разрабатывали новый процесс с большей плотностью размещения транзисторов каждые 1,5–2 года. Таким образом, производитель ИС мог разместить на кристалле большее число меньших по размеру транзисторов, при этом удельная стоимость функции для конечного пользователя не увеличивалась.

Эта формула масштабирования работала для многих поставщиков ИС примерно до 2013 г., когда были достигнуты минимальные размеры топологических элементов порядка 16/14 нм. В этот момент традиционные планарные транзисторы достигли точки, после которой дальнейшее масштабирование оказалось невозможным из-за физических ограничений используемых материалов, архитектур и приборных структур. Это побудило многих разработчиков перейти на FinFET-транзисторы, де-факто являющиеся уже трехмерными структурами. ИС на основе FinFET отличаются большим быстродействием и меньшим током утечки, но и стоят дороже, а затраты на проектирование и НИОКР резко увеличились. Из-за этого срок перехода к новому технологическому уровню с меньшими топологиями увеличился в среднем до 2,5 лет.

Сегодня некоторые компании поставляют 7-нм ИС на основе FinFET, в стадии НИОКР находятся приборы с 5-нм топологиями, но затраты на их проектирование и производственные издержки достигли небывалых размеров. При этом выход годных оставляет желать лучшего.

Тем не менее некоторые корпорации (могущие себе это позволить) будут продолжать разрабатывать ИС со все меньшими критическими размерами топологических элементов. Но и они, и многие другие фирмы активно исследуют альтернативные варианты, включая перспективные методики корпусирования. Сборка кристаллов в модули представляет собой один из способов продвижения новых конструкций, но из-за высокой стоимости перспективные методики корпусирования в основном используются на нишевых рынках.

Несмотря на вышеизложенное, по мере того как затраты на масштабирование ИС стремительно растут, корпусирование становится жизнеспособным вариантом и фактором дифференциации при создании новой продукции. Еще относительно недавно реальная настройка конечной системы происходила на уровне монтажа платы, а все используемые модули были вполне стандартными. Сейчас же разработчики все чаще пытаются интегрировать в модули те или иные функции системного или подсистемного уровней.

В течение многих лет фирмы, специализирующиеся на корпусировании, предлагали различные передовые подходы, такие как 2,5D- и 3D-корпусирование, корпусирование с разветвлением (fan-out wafer-level package, FO-WLP). Последний подход представляет собой один из видов компромисса между корпусированием на уровне кристалла и корпусированием на уровне пластины. Полупроводниковая пластина режется на кристаллы и отдельные кристаллы ИС встраиваются в новую «искусственную» пластину. В полученной встраиваемой структуре между отдельными кристаллами образуется достаточно места, что позволяет формировать разветвленный слой перераспределения. Уникальное свойство FO-WLP заключается в том, что в одном WLP можно интегрировать более одного кристалла – ​за счет этажирования. Решение о том, какой из методов корпусирования использовать, зависит от предъявляемых к конечному изделию требований.

В случае 2,5D-корпусирования кристаллы этажируются или размещаются бок о бок на интерпозере со сквозными межсоединениями (through-silicon via, TSV). Интерпозер действует как мост между кристаллами ИС и платой, обеспечивая большее число устройств ввода–вывода и повышенную пропускную способность. Одним из примеров 3D-корпусирования может служить HBM, в которой кристаллы ДОЗУ этажируются друг на друга и соединяются при помощи TSV. При FO-корпусировании в модуле на кристалле логической ИС может располагаться кристалл ДОЗУ.

Еще один вариант представляют собой чиплеты. Идея их создания заключается в отказе от интеграции всех необходимых функций на одном большом кристалле в пользу формирования меньших кристаллов и их интеграции в модуль. В этом случае кристаллы, они же чиплеты, расположены ближе друг к другу, благодаря чему снижается время ожидания, а также нередко снижается себестоимость и увеличивается выход годных. При этом чиплеты сами по себе не являются вариантом корпусирования, но могут интегрироваться в рамках существующих технологий, таких как 2,5D-, 3D- и FO-корпусирование. Ряд разработчиков создают новые архитектуры с использованием чиплетов. Другими словами, чиплеты – ​это не методология архитектуры, заранее определенной архитектуры чиплета не существует. Подход с их использованием адаптируется к требованиям, предъявляемым к конкретному продукту, к способу сборки и соединения чиплетов.

Существующие методы корпусирования из-за чиплетов не исчезнут. Их перспективные типы останутся жизнеспособными вариантами, наряду с моделью чиплета. Некоторые фирмы уже разработали многокристальные конструкции с использованием чиплетов, но этот процесс сопряжен с некоторыми трудностями. На рынке сейчас нет единого стандартного решения по межкристальным межсоединениям или интерфейсам – ​существует по меньшей мере две технологии межкристального интерфейса чиплетов: перспективная интерфейсная шина (Advanced Interface Bus, AIB) корпорации Intel и схема CEI‑112G-XSR (Extra Short Reach), утвержденная Форумом по взаимодействию оптических сетей (Optical Internetworking Forum, OIF). Кроме того, подгруппа по Открытой проблемно-ориентированной архитектуре (Open Domain-Specific Architecture, ODSA), входящая в отраслевую организацию Open Compute Projest (OPC), разработала еще два интерфейса – ​«пучок проводов» (Bunch of Wires, BoW) и открытый интерфейс с высокой пропускной способностью (OpenHBI). Существует также ряд корпоративных решений. У каждой из этих технологии есть свои достоинства, но пока неясно, будет ли отрасль объединяться вокруг какого-либо одного стандарта.

На этом проблемы с чиплетами не кончаются. Не решены проблемы процессов сборки и тестирования, вопросы поддержки инструментальных средств проектирования и увеличения выхода годных, – ​а это одни из самых сложных задач при освоении чиплетов.


Стратегия «годного кристалла»

По мере увеличения числа интегрируемых кристаллов одной из самых больших проблем становится стратегия «годного кристалла». На интерпозере размещаются кристаллы с необходимой функциональностью, затем формируются этажерка интерпозеров и соединения между ними. Как убедиться, что эти этажерки действительно пригодны? При тестировании отказ может произойти из-за одного конкретного слоя, т. е. годность кристалла становится крайне критичным фактором.

Чиплеты также требуют продуманной стратегии управления технологическим процессом, иначе выход годных будет снижаться. Независимо от того, идет ли речь о чиплетах, собранных в модуль с межкристальными межсоединениями, или об интеграции нескольких кристаллов в перспективный модуль, решающую роль в обеспечении производительности играют контрольно-метрологические процессы.

К числу ключевых операций относится также тестирование. В гетерогенных интегрированных системах снижение общего выхода годных из-за одного чиплета порождает новые императивы производительности тестирования на уровне пластины в плане сложности и зоны охвата тестирования. С точки зрения тестирования на превращение чиплета в одну из основных технологий влияет возможность получения «годного кристалла» при небольших затратах. Тестирование на уровне пластин играет важную и сложную роль в процессе изготовления чиплета. Так, в случае HBM тестирование обеспечивает раннее выявление дефектных кристаллов ДОЗУ и логики до начала дорогостоящего и сложного этапа этажирования. Последующее тестирование этажированной пластины гарантирует полную функциональность этажерок перед разрезанием пластины на отдельные сборки. Соответственно, для обеспечения гетерогенной интеграции в массовые производства необходима стратегия тестирования, позволяющая сбалансировать издержки на тестирование и потери, связанные с необнаруженным снижением выхода годных.


Чиплеты МО США

Первые чиплеты военного назначения и модель их использования появились в 2015 г., когда корпорация Marvell представила архитектуру модульного кристалла (MOdular CHIp, MoChi) с интерфейсной шиной Kandou. С тех пор несколько фирм разрабатывают на основе чиплетов приборы, в которых заинтересовано оборонное сообщество США.

В 2017 г. DARPA приступило к реализации собственной Объединенной стратегии гетерогенной интеграции и повторного использования СФ-блоков (Common Heterogeneous Integration and IP Reuse Strategies, CHIPS). Ее цель – ​создание стандартов и новой экосистемы. В программе принимают участие такие корпорации, как Boeing, Cadence, Intel, Lockheed, Micron, Northrop Grumman, Synopsys и другие. Корпорация Intel предоставила для реализации программы лицензию на использование своей перспективной интерфейсной шины AIB.

МО США заинтересовано в чиплетах по нескольким причинам. Оно уже давно признало, что микроэлектронные технологии необходимы для обеспечения военного превосходства США. Оборонное сообщество требует создания перспективных ИС, но объемы заказов на них, как правило, невелики. Таким образом, оборонное сообщество имеет мало рычагов влияния на формирование объемов производственных мощностей и цен на продукцию кремниевых заводов. Кроме того, самые современные ИС производятся кремниевыми заводами за пределами США. Неудивительно, что оборонное сообщество предпочло бы закупать ИС внутреннего производства.

Для МО США становится все сложнее получать доступ к заказным новейшим ИС. Изготовление (с учетом проектирования и малых объемов заказов) заказных специализированных ИС (ASIC) с использованием новейших технологических процессов (с минимальными топологиями) может стоить сотни миллионов долларов. Таким образом, чиплет-модель – ​это один из способов разработки архитектуры ИС по более низким ценам. Научно-исследовательская программа CHIPS, реализуемая DARPA, направлена на дальнейшую работу по доказательству реализуемости концепции гетерогенной интеграции и перспективных методов корпусирования на основе использования различных чиплетов, соответствующих прикладным требованиям Пентагона. Привлекательность подобного подхода – ​в возможности использования лучших современных гражданских технологий, таких как вентильные матрицы, программируемые пользователем (FPGA), процессоры и ИС искусственного интеллекта.

В конце 2019 г. МО США начало реализацию новой программы, связанной с программой CHIPS и направленной на создание прототипов приборов, реализуемых на основе гетерогенной интеграции (SOTA Heterogeneous Integration Prototype, SHIP). Как и программа CHIPS, новая программа призвана создать стандарты интерфейсов чиплетов и обеспечить возможность сборки систем из модульных СФ-блоков. Программа SHIP будет использовать все наработки программы CHIPS, но будет больше ориентироваться на реальные возможности производить приборы в объемах, удовлетворяющих требованиям МО США.

В конечном счете в рамках программы SHIP предполагается создать автономную коммерческую организацию, обеспечивающую правительственным ведомствам США доступ к чиплет-технологии. Подрядчикам Пентагона важно иметь непосредственный доступ к производственному потенциалу – ​примерно таким же образом, как сейчас при разработке и производстве заказных ASIC на кремниевых заводах, но уже на национальной территории. Этот автономный орган будет также заниматься вопросами безопасности. Предполагается разработать нечто подобное существующим Правилам международных перевозок вооружений США (International Traffic in Arms Regulations, ITAR), касающихся, в частности, программ шифрования, а также создать защищенный производственный комплекс, где будет осуществляться сборка конечных изделий для конкретных применений на основе различных чиплетов в соответствии с уникальными требованиями МО США.

При этом программа SHIP не заменяет оборонному сообществу США американские и неамериканские кремниевые заводы – ​она дает ему еще один способ реализации перспективных проектов.


Гражданские чиплеты и стандарты

Активизируется использование чиплетов и на рынке приборов гражданского назначения. Например, в 2019 г. корпорация Intel представила методику Foveros, позволяющую интегрировать СФ-блоки в 3D-подобные архитектуры. На этой основе Intel представила 3D-платформу центрального процессора (ЦП) под кодовым названием Lakefield, сочетающую в модуле 10-нм процессорное ядро с четырьмя 22-нм процессорными ядрами. В рамках своих программ НИОКР корпорация разрабатывает и другие изделия, включая графические процессоры (ГП). По мнению специалистов Intel, будущее за специализацией на уровне перспективных методик корпусирования и совместимых чиплетов, каждый из которых специализирован на исполнении конкретных функций, таких как энергообеспечение, память или определенные типы ускорителей, например ГП.

Корпорация AMD также представила многоядерные процессоры на основе чиплет-концепции. И AMD, и Intel продолжат разрабатывать ИС на перспективных технологических уровнях с меньшими топологическими нормами.

Между тем кремниевые заводы также используют различные стратегии. Например, TSMC работает над технологией под названием «система-на-ИС» (System on Integrated Chips, SoIC), позволяющей интегрировать в одном модуле небольшие микросхемы с различными проектными нормами. В SoIC используются перспективные методы этажирования кристаллов ИС, что позволяет клиентам разрабатывать 3D-подобные архитектуры. Само этажирование осуществляется с помощью соединения пластин, при котором можно скреплять две пластины или прикреплять на пластину кристаллы ИС. Аналогичные технологии скрепления пластин, позволяющие создать новый класс ИС, осуществляют и другие разработчики, включая GlobalFoundries, UMC и т. д.

Например, Leti (Electronics and Information Technology Laboratory, европейский центр исследований в области микроэлектроники), недавно представила технологию активного интерпозера (см. рисунок), предназначенную для чиплет-конструкций. На интерпозере этажируются шесть чиплетов, содержащих в общей сложности 96 ядер. Каждый чиплет реализован по 28-нм технологии полностью обедненного «кремния-на-изоляторе» (FD-SOI). Разработчики Leti считают, что экосистемы на основе чиплетов будут быстро развертываться в высокопроизводительных вычислениях (HPC) и таких сегментах рынка, как встраиваемые блоки HPC автомобильного и других применений.



Источник: Leti

Активный интерпозер Leti

* RDL (redistribution layer) – перераспределение слоев, процесс, включающий в себя работу с одним-двумя слоями металлизации и двумя-тремя слоями полимерного диэлектрического материала, такого как полиимид или бензоциклобутен. Цель – изменение местоположения контактных площадок на кристалле ИС (для большего удобства монтажа на плату или в систему) в случаях, когда поставщикам конечных электронных систем не подходят имеющиеся на рынке или в их товарно-материальных запасах ИС, а заказ специализированных ИС невыгоден.


Фирмы, специализирующиеся на аутсорсинговых услугах по сборке и тестированию полупроводниковых приборов (outsourced semiconductor assembly and test, OSAT), тоже желают в той или иной форме осваивать чиплет-подход. Одно из его направлений – ​FO-корпусирование. Так, представители фирмы ASE не намерены ограничиваться уровнем одного кристалла с разветвлением и собираются осуществлять как разнородную (гетерогенную), так и однородную интеграцию.

Учитывая вышеизложенное, можно сказать, что полупроводниковая промышленность доказала пригодность чиплет-модели. Однако, как правило, современные изделия на основе чиплетов используют патентованные схемы межкристальных интерфейсов и межсоединений. Крупные корпорации могут позволить себе разрабатывать архитектуру на основе собственных технологий. Но у большинства фирм нет времени или ресурсов, чтобы пойти по этому пути, поэтому есть необходимость в открытых, готовых решениях.

Тут на помощь приходят стандарты. Например, группа ODSA разрабатывает стандарт на открытые межкристальные интерфейсы и межсоединения для чиплетов, а также работает над вопросами обмена данными по проектированию чиплетов. Теоретически все это позволило бы заказчикам свободно разрабатывать подобные конструкции. Речь идет о создании механизма, с помощью которого можно создавать изделия путем подбора и комбинирования чиплетов нескольких поставщиков. Сегодня это невозможно – ​по данным разработчиков OCP, почти все многочиплетные изделия являются продукцией одного поставщика.

К настоящему времени уже разработаны схемы межкристальных интерфейсов – ​такие как AIB корпорации Intel и XSR, утвержденная OIF. Второй интерфейс ориентирован не только на чиплеты, но и на оптические устройства. Эти интерфейсы подходят не для всех приложений, поэтому ODSA разрабатывает два новых межкристальных интерфейса физического уровня BoW и OpenHBI. В 2019 г. была представлена версия 0.7 спецификации BoW, в 2020-м должна появиться версия 0.9, которую разрабатывают фирмы Avera/Marvell, zGlue и ряд других участников.

Первым был разработан интерфейс BoW, максимально простой в проектировании и в то же время удовлетворяющий требованиям по плотности расположения элементов, предъявляемым большинством приложений. BoW представляет собой параллельный межкристальный интерфейс, предназначенный для проектных норм от 28 до 5 нм. Он может использоваться в стандартных и перспективных методиках корпусирования, в т. ч. с применением недорогих органических подложек и интерпозеров. Следующая цель – ​разработка интерфейса с пропускной способностью >100 Гбит/с/мм для всех вариантов корпусирования и >1 ТБит/с/мм для специализированных вариантов и достижение энергетического КПД <1 пДж/бит.

OpenHBI – ​это чиплет-интерфейс средней пропускной способности, предложенный корпорацией Xilinx и использующий спецификацию HBM физического уровня. Первоначальная технология, получившая название OpenHBI‑2, основана на спецификации HBM2/2e-PHY. Скорость соединения OpenHBI‑2 составляет 2,4–3,2 Гбит/с/3 мм, энергетический КПД 0,9 пДж/бит при напряжении 1,2 В. Данная спецификация появится к концу 2020 г. Следующая версия, OpenHBI‑3, находится на этапе НИОКР.


LaPedus Mark. Chiplet Momentum Rising. Semiconductor Engineering, February 26, 2020: https://semiengineering.com/chiplet-momentum-rising/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.