3-нм топологии: размытие границ между SoC, модулями и платами

3-нм топологии: размытие границ между SoC, модулями и платами

Выпуск 7 (6706) от 09 апреля 2020 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

Ведущие производители ИС, кремниевые заводы и поставщики инструментальных средств САПР по мере продвижения к технологиям с топологическими нормами 3 нм и менее сталкиваются с расширяющимся перечнем проблем. Наиболее существенным представляется вопрос, нужно ли масштабировать до уровня кристалла или модуля всю систему.

С освоением архитектуры круговых затворов (gate-all-around, GAA), появление которых ожидается на технологическом уровне с 3-нм топологическими размерами критических элементов, будут обостряться существующие проблемы, такие как проблема теплоотвода. В связи с этим был разработан ряд архитектурных вариантов, способствующих ее минимизации, начиная от корпусирования на завершающих этапах обработки у таких фирм, как ASE, Amkor и JCET, и заканчивая корпусированием на начальных этапах обработки. К последнему варианту можно отнести предлагаемое крупнейшим кремниевым заводом – ​TSMC – ​решение типа «система-на-ИС» (SoIC), при котором на кристалл интегрируются чиплеты. У каждого из подходов есть свои недостатки, особенно в плане стоимости и тестируемости. Однако возможность использования высокоскоростных межсоединений и, в некоторых случаях, более коротких расстояний, которую предоставляет SoIC-подход TSMC с применением непосредственных соединений (соединений без промежуточных материалов – ​direct bond), означает более эффективное решение проблемы теплоотвода, чем в случае однокристального подхода.

Существует идея создания полной этажерки 3D-ИС и даже дальнейшего шага – ​замены печатной платы в целом сборкой всего необходимого непосредственно на кремниевой подложке. Действительно, уже есть новейшие серверы, сформированные целиком на пластине – ​т. е. для их производства не нужны этапы резки пластин на кристаллы с последующей сборкой ИС и других компонентов в конечную систему. Кроме того, в пользу указанной идеи имеются действительно веские технические аргументы – ​такие как гораздо большая плотность, меньшие размеры и большая управляемость разводки, формируемой непосредственно на кремниевой пластине. Одним из главных ограничительных факторов производительности больших систем в наши дни является скорость света, проходящего 0,3 мм за одну пикосекунду (10–12 с). Чем плотнее расположены все элементы системы, тем выше удельная производительность (в пересчете на единицу энергопотребления). Кроме того, в случае этажирования двух кремниевых пластин со сформированными структурами исчезают многие проблемы с тепловыделением, так как обе системы обладают равными коэффициентами теплового расширения.

На уровне топологий 3/2 нм действие «закона Мура» в основном подходит к концу. И хотя масштабирование может продолжаться, на данных топологических уровнях все шире будут применяться многокристальные модули. При топологиях порядка 2 нм речь идет о крайне тонких структурах – ​например, медной разводке толщиной всего в пять слоев атомов. Дальше двигаться в этом направлении некуда. Что делать разработчикам? Раньше, стремясь продлить действие «закона Мура», они обращались к материалам с высокой диэлектрической проницаемостью, но теперь единственным вариантом становится переход на 3D-ИС, построенные из нескольких кристаллов, расположенных на одном кремниевом интерпозере. Кристаллы различаются по функционалу, конструкции и толщине, из-за чего кремниевый интерпозер становится похож на многослойный модуль.

Заметим: еще совсем недавно считалось, что лучший способ добиться высокой производительности при наименьшей потреб-ляемой мощности – ​интеграция всех необходимых элементов в одном кристалле при размещении всего остального на печатной плате. Сейчас же предполагается, что в будущем, независимо от того, какой процесс оптимален для используемых кристаллов, будет разрабатываться все больше различных конструкций ИС, при этом некоторые из них будут интегрироваться в модули, а не размещаться на плате, – ​в целях достижения преимуществ масштабирования.

Создание 7-нм кристаллов – ​сложный процесс. Для SoC имеет смысл масштабировать цифровые компоненты с 14 до 12 и далее до 7 нм, но аналоговые компоненты уже не масштабируются. Чтобы преодолеть этот фактор, требуется новый подход, и здесь находится отправная точка для создания чиплетов. Одни фирмы не готовы довольствоваться стандартами единственной компании-поставщика, другие не могут использовать модули, предназначенные для определенных приложений. Особенность чиплетов в том, что в них некоторые основные функциональные компоненты SoC помещаются в модульную «упаковку». Этот же подход можно использовать для переноса ряда функций, обычно размещаемых на печатной плате, ближе к основной логике. Один из вариантов недавно продемонстрировал Институт интегральных схем Общества Фраунгофера (ФРГ) (см. рисунок).



Источник: Институт интегральных схем Общества Фраунгофера

Чиплетная архитектура


Большие перспективы открываются в области создания новых систем на основе перспективных методик корпусирования. Недостаток наиболее производительных вычислительных систем – ​т. н. «стена памяти», когда производительность вычислительного блока растет намного быстрее, чем емкость и пропускная способность блока памяти, становящегося узким местом системы. Данный вопрос требует решения. В широком диапазоне изделий – ​от центров обработки данных (ЦОД) до мобильных устройств и приборов Интернета вещей – ​достигается увеличение пропускной способности и снижение размеров за счет перспективных технологий корпусирования кристаллов на уровне пластины, этажирования кристаллов, объединения пластин (wafer-to-wafer packaging). Таким образом удается получить преимущества, существенно превосходящие те, что обеспечиваются обычными печатными платами.

Указанные процессы сопровождаются изменениями и в секторе поставщиков инструментальных средств САПР, которым приходится постоянно совершенствовать свою продукцию. С каждым новым технологическим уровнем становится все труднее вычислить напряженность конструкций и решить проблему эффекта коррекции оптической близости (optical proximity correction, OPC). Размеры топологических элементов становятся все меньше, плотность их размещения увеличивается, и роль крайне малых воздействий – ​буквально масштаба одного-двух электронов – ​возрастает очень заметно. Наиболее существенные проблемы возникают в межсоединениях, которыми особенно трудно управлять в сложных конструкциях.

Отмечается, что чем ближе становится освоение 3-нм проектных норм, тем выше вероятность того, что набор ограничений, влияющих на процессы проектирования и производства, будет отличаться от того, чем руководствуются разработчики сейчас. Это крайне важно при выборе конкретных параметров окна производительности.

Большинство производителей ИС согласны с тем, что не все элементы ИС или модулей должны разрабатываться с использованием 3-нм или даже 28-нм проектных норм, как и с тем, что не все технологические переходы должны быть мгновенными. Действительно, размер кристалла ИС с нанометровыми топологиями составляет примерно 1–2 мм, а размер корпуса – ​десяток или несколько десятков миллиметров. Размеры же печатной платы для таких ИС составляют сейчас около 100 мм (например, в сотовом телефоне). Для объединения ИС и обмена данными между ними посредством устройств ввода–вывода печатные платы необходимы, и потребность в них не исчезнет в ближайшем будущем.

По данным аналитиков, объем мирового рынка печатных плат в 2018–2019 гг. колеблется в пределах 30–40 млрд долл., и большинство прогнозов указывают на его дальнейший рост – ​до 70–80 млрд долл. в 2024 г.


Mutschler Ann Steffora. 3nm: Blurring Lines between SoCs, PCBs and Packages. Semiconductor Engineering, March 2, 2020: https://semiengineering.com/blurring-lines-between-socs-pcbs-and-packages/


В ЦЕНТРЕ ВНИМАНИЯ

ASE

Дата основания : 1984 г.
Количество сотрудников: более 68,7 тыс. чел. (2019 г.).
Представительства: 17 предприятий и производственных линий в разных странах.
Годовой доход: 9,8 млн долл. (2017 г.).

При оказании услуг сборки, корпусирования и тестирования полупроводниковых приборов фирма использует как давно известные, так и относительно недавно появившиеся методики. Это различные варианты компоновки в корпус с матричным расположением шариковых выводов (BGA), включая микроBGA, корпусирование соразмерно кристаллу ИС (когда размеры корпуса превышают размеры кристалла не более чем на 20% – ​CSP), сборка и корпусирование методом перевернутого кристалла (flip-chip), корпусирование на уровне пластины (WLP).

Основные мощности компании расположены в КНР и на Тайване, где их услугами пользуются как местные, так и зарубежные поставщики полупроводниковых приборов. ASE активно развивает технологию проволочного монтажа, расширяя использование медной проволоки (и сокращая применение алюминиевой) – ​уже в 2012–2013 гг. более 50% конструкций монтировались именно медной проволокой.

В числе продукции, производимой компанией ASE, могут быть выделены как программно-технические средства промышленных систем и коммуникационное программное обеспечение, так и специализированное ПО, предназначенное для организации и управления деятельностью медицинских и промышленных предприятий.


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.