ВЫБОР РЕДАКЦИИ

Материалы 66-й международной конференции по электронным приборам

Материалы 66-й международной конференции по электронным приборам

Изменения в индустрии кремниевых заводов

IMEC разрабатывает процесс интеграции 2D-материалов на 300-мм пластинах

Краткий обзор деятельности ведущих кремниевых заводов

SMIC: передовые технологии, производственная база и государственное финансирование

Возобновление доступа к материалам Solid State Technology

Данные технологического процесса как средство повышения выхода годных

Производственная база микроэлектроники США

Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Маршрутная карта развития FEOL-, MEOL- и BEOL-процессов

Методика оценки экологичности производства ИС

Материалы 65-й Международной конференции по электронным приборам

Некоторые проблемы развития памяти с высокой пропускной способностью

Влияние пандемии COVID‑19 на индустрию схем памяти

Китайская технология 3D-флэш-памяти NAND-типа

Micron отказывается от 3D Xpoint ради CXL

FanFET – новая транзисторная структура для 3D-флэш-памяти NAND-типа

FanFET – новая транзисторная структура для 3D-флэш-памяти NAND-типа

Выпуск 18 (6717) от 17 сентября 2020 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА

В недалеком будущем высокоскоростные и массовые потоки информации и вычислений возможно будет отражать на экранах мобильных устройств (флэш-память NOR-типа + ОСИД) в любом месте и в любое время. Такие экраны позволят вести поиск, проводить мощные логические операции и осуществлять интеллектуальный анализ (флэш-память NAND-типа, центральный процессор с искусственным интеллектом) в «облаке» (ДОЗУ) в реальном масштабе времени, быстро получать новую информацию и принимать решения. В эпоху беспроводной связи и интеллектуальных вычислений быстродействующая память большой емкости и центральные процессоры, оснащенные возможностями искусственного интеллекта, будут играть основную роль в развитии таких направлений, как умные дома, автоматические перевозки, реализация мобильных приложений, анализ больших данных в различных областях и т. д. Важное место в этом плане отводится новой технологии полевых транзисторов – ​FanFET.

В статье описывается технология, эталонные тесты и основные показатели инновационного Fan-типа полевых транзисторов (FanFET), применяемых при формировании 3D-флэш-памяти NAND-типа, и простая концепция, распространяющаяся на схемы цифровой логики.


Маршрутная карта эволюции транзисторов

На рис. 1 приводится техническая маршрутная карта, демонстрирующая эволюцию основных типов транзисторов и их применений в настоящее время. С точки зрения КМОП-технологий технология флэш-памяти NAND-типа существует в дополнение к логике общего назначения и мощным полупроводниковым приборам. Используемые в ДОЗУ, схемах флэш-памяти NAND-типа и логических приборах с проектными нормами менее 25 нм транзисторы эволюционировали, соответственно, в транзисторы с окружающим затвором (surrounding gate transistor, SGT), полевые транзисторы с круговым затвором (gate-all-around, GAAFET) и полевые транзисторы Fin-типа (FinFET).



Источник: Hexas Technology

Рисунок 1. Маршрутная карта развития транзисторов

* TSV (through-silicon via) – одна из технологий 2,5/3D-корпусирования, предполагающая этажерочное расположение кристаллов или ядер кристаллов с формированием межсоединений сквозь подложку ИС или кремниевую пластину с целью экономии занимаемого пространства, снижения потребляемой мощности и увеличения производительности и скорости внутрисхемной связи.

** ArF – литография с использованием в качестве источника излучения 193-нм «сухого» эксимерного лазера на парах аргона-фтора (ArF) с возможностью масштабирования длины волны до 100 нм.


Например, флэш-память NAND-типа класса 1xnm (проектные нормы 10–19 нм) состоит из последовательно соединенных вертикальных GAAFET. Логические схемы на основе FinFET постепенно эволюционировали от КМОП к двумерным структурам с расширенными возможностями. В этих структурах для увеличения тока используются параллельные мульти-«плавники» (multi-fins) или нанолистовые структуры (такие как MBCFET). Все вышеперечисленные технологии для окончательного формирования рисунка требуют применения установок DUV - или даже EUV-литографии.

Что касается инновационных FanFET, то это активные приборы веерообразной формы. Они рассчитаны на вертикальный ток и обладают контактной областью, отвечающей критериям 3D-этажирования и памяти с большой плотностью записи.


Новые транзисторы для новых 3D-схем флэш-памяти NAND-типа

GAA – ​основной тип ячеек у ведущих производителей схем памяти, а для 3D-флэш-памяти NAND-типа – ​единственный. Для GAA принята четырехугольная схема расположения со смещением (типа шахматной доски), разделенная на ячейки стандартных транзисторов или транзисторов с плавающим затвором – ​в зависимости от сочетания используемых при их формировании тонкопленочных материалов. Топологический размер GAA-ячеек обычно составляет 4F2 или больше. Структура GAA также подходит для многослойного 3D-этажирования, что стало причиной быстрого увеличения емкости 3D-флэш-памяти.

Совершенствование технологии с точки зрения как уменьшения проектных норм, так и увеличения плотности расположения элементов зависит от появления новых перспективных материалов и инновационных структур. Несколько типов схем памяти на основе перспективных материалов уже производятся, в частности, корпорацией Hexas (Тайбэй, Тайвань), и используются малым числом производителей конечных электронных систем. К ним относятся сегнетоэлектрические ОЗУ (FRAM), магниторезистивные ОЗУ (MRAM), ОЗУ на эффекте изменения фазового состояния (PRAM) и резистивные ОЗУ (RRAM).

Отраслевые специалисты отмечают, что для инновационных структур важен не только рост плотности расположения элементов и емкости памяти, но и упрощенный процесс производства и его высокая совместимость, соответствующая требованиям к перспективным схемам памяти и сферам их применения. Специалисты корпорации Hexas рассматривают топологию, схемные соединения и требования рационализации модели трехмерного прибора и интеграции трехмерных процессов, исходя из концепции тесно упакованных ячеек. После того как им удалось завершить на этой основе формирование собственного варианта 3D-флэш-памяти NAND-типа, на свет появился совершенно новый вид транзистора, получивший название FanFET. Эти транзисторы полностью отличаются от FinFET- и GAA-транзисторов. На рис. 2 показаны структура, координатная схема и устройства ввода–вывода FanFET.



Источник: Hexas Technology

Рисунок 2. Структура, координатная схема и устройства ввода–вывода FanFET


FanFET: и транзистор, и память

FanFET обладают той же самой базовой структурой, что и МОП-транзисторы. Благодаря этому их можно использовать в качестве как транзисторов, так и памяти. Основное различие между МОП-транзисторами и FanFET составляют расположение оконечных устройств, 3D-дифференциальное уравнение в частных производных, описывающее дрейфово-диффузионный ток (направление тока) и 3D-модульный производственный процесс. Структура FanFET, формирование которой может быть легко завершено с применением оборудования ArF/DUV-литографии и технологии многослойных пленочных этажерок, характеризуется вертикальными токами. Форма ячейки FanFET-памяти – ​плотная гексагональная упаковка (hexagonal close packed, HCP), а топологический размер – ​2F2, т. е. удельная плотность площади ячейки FanFET в два раза больше, чем у ячейки памяти на основе GAA-транзистора.


Модулированный производственный процесс формирования 3D-флэш-памяти NAND-типа

Ключ к интеграции модульного процесса создания 3D-флэш-памяти NAND-типа – ​формирование и взаимное расположение ячеек памяти. На рис. 3 показаны принципиальные схемы структур GAA- и FanFET-транзисторов для 3D-флэш-памяти NAND-типа. Начальные этапы обработки (front-end-of-line, FEOL), подразумевающие формирование транзисторной структуры, начинаются с этажирования пленок поликремния и нитрида кремния. За ними следуют промежуточные (middle-end-of-line, MEOL) и завершающие (back-end-of-line, BEOL), включающие металлизацию, этапы обработки.



Источник: Hexas Technology

Рисунок 3. Сопоставление ячеек 3D-флэш-памяти NAND-типа на основе транзисторов с круговым затвором и FanFET-транзисторов фирмы Hexas


При этажировании пленок в рамках FEOL-процесса необходимо учитывать в совокупности такие факторы, как толщина и однородность осаждаемых пленок, а также число слоев.

К вопросам, которые необходимо рассмотреть на следующем этапе процесса формирования ячейки памяти, относятся: метод и этапы формирования ячейки, область канала и физический механизм работы транзистора, а также вопрос травления с учетом аспектного отношения. К последней группе вопросов относятся проблемы формирования разрядных и числовых шин в рамках MEOL-процесса, а также металлических межсоединений в рамках BEOL-процесса. С ними связаны такие проблемы, как проводящие свойства легированного поликремния или металлической разводки разрядных и числовых шин, более высокое аспектное отношение, смещение критических размеров при литографическом совмещении, а также загрязнение металлами и другими частицами.


Модули ячеек памяти: основные процессы и различия

«Разделенные» круговые затворы (split GAA – ​условное наименование, данное специалистами корпорации Hexas) представляют собой производное от GAA. На рис. 4 показано сопоставление модуляризации процесса, для которого взяты данные по трем процессам с использованием «разделенных» GAA и FanFET фирмы Hexas. Рассматривая основные отличия четырех методов формирования ячеек памяти с обобщенной точки зрения (собственно GAA процесс здесь опущен), специалисты отмечают, что подходы, в которых используются модели формирования «разделенных» GAA, основаны на стандартном GAA-подходе. Изменение формы GAA на элипсообразную позволяет формировать «разделенные» GAA-ячейки.



Источник: Hexas Technology

Рисунок 4. Основные характеристики формирования транзисторов с «разделенными» круговыми затворами (split GAA) и FanFET

* Gate last – подход «затвор последним», возникший на 32/28-нм технологиях с использованием HKMG, разработанный первоначально корпорацией Intel. Обычно включает следующие этапы: изоляция; осаждение high-k-затвора; осаждение поликремниевого затвора и формирование рисунка; формирование области истока–стока; остановка травления самосовмещенного силицида и контактов на регулируемой глубине; удаление поликремниевого затвора; осаждение двойного металлического затвора; формирование контактов.

** Gate first – подход «сначала затвор», возникший при переходе на 32/28-нм технологии с использованием HKGM, разработанный первоначально корпорацией Intel. Обычно включает следующие этапы: изоляция; осаждение high-k-затвора; осаждение двойного металлического затвора; осаждение поликремниевого затвора, травление поликремния и металла; формирование области истока–стока; остановка травления самосовмещенного силицида и контактов на регулируемой глубине; первое осаждение межслойного диэлектрика и полировка; формирование контактов.

Общие стандартные производственные процессы – ​этажирование тонких пленок, определение активной зоны, формирование матрицы элементов, завершение формирования изолирующего слоя, подключение разводки и последующее этажирование.

Далее в качестве примера рассматривается технологический процесс на основе FanFET корпорации Hexas Technology. Его основные этапы –формирование изоляции внутри ячеек, процесс интеграции заглубленных ячеек и формирование изоляции между ячейками. Это технологический процесс по типу «затвор последним» (gate last).


Оценка ячеек памяти на основе «разделенных» GAA и FanFET

В четырех рассмотренных выше подходах наблюдаются общие черты, включая вертикальный ток, технологический процесс с многослойным этажированием, способы соединения отдельных проводящих линий, разрядных и числовых шин. При этом внешне похожая структура области срабатывания тока в памяти корпорации Hexas резко отличается от приборов, сформированных в рамках трех других подходов.

Для формирования модуля ячейки памяти в рамках трех первых подходов необходимо зафиксировать ячейки в определенном состоянии, удовлетворяющем требованиям последующих этапов процесса. Диаметр ячейки представляет собой одну из коротких осей отверстия ячейки с «разделенным» круговым затвором, и в конечном счете влияет на плотность расположения элементов. В то же время модуль ячейки памяти FanFET не имеет подобных проблем в процессе интеграции – ​форма ячейки и ее топологический размер могут быть свободно отрегулированы в соответствии с потребностями разработчиков. Это же позволяет и эффективно изменять плотность расположения элементов. Топологический размер ячеек в первых трех («разделенных» GAA) подходах – ​от 3,5F2 до 6F2: сама элементарная ячейка представляет собой замкнутую структуру, и изолирующий слой внутри ячеек и между ячейками должен соответствовать проектным нормам.

Кроме того, помимо схожих и отличных этапов различных технологических процессов, таких как использование подходов «затвор последним» или «сначала затвор», последовательность формирования изолирующих слоев и ячеек, а также остаточных пленок и смещения критических размеров, влияние на технологический процесс могут оказывать (в различной степени) прочие незначительные воздействия.


Ограничения «разделенных» GAA

Процесс разделения GAA может привести к серьезным последствиям, поскольку это замкнутая структура в элементарной ячейке – ​т. е. сама структура может ограничить размер ячейки. При масштабировании ячейки возникают проблемы заполнения пространства, отводимого под диэлектрическую пленку, а также формирования разрядной шины. В то же время использование ячейки с «разделенным» GAA способствует увеличению топологического размера, что приводит к снижению удельной плотности памяти. FanFET, напротив, позволяет свободно подстраивать форму и соотношение между ячейкой и изолирующим слоем. Ключевым фактором становится то, что FanFET представляет собой открытую заглубленную ячейку – ​независимо от того, какие процессы экспонирования и проявки литографического изображения, а также заполнения пространства под диэлектрическую пленку использовались при его формировании. FanFET можно формировать на оборудовании уже существующих заводов по обработке 300-мм пластин, включая установки ArF- и DUV-литографии. Уровень топологических норм при этом может изменяться от 90 до 10 нм и менее.


FanFET: технические достижения и преимущества

Представители корпорации Hexas считают, что их FanFET-технология обладает 10 преимуществами. Первая группа преимуществ с технической точки зрения базируется на использовании инновационной транзисторной ячейки высокой плотности, характеризующейся:

совершенно новой структурой транзистора веерного типа – ​FanFET;

возможностью применения технологии для изготовления как собственно транзисторов, так и схем памяти;

применимостью при формировании этажированных 3D-структур;

увеличением удельной плотности расположения элементов и емкости памяти;

технологической диверсифицируемостью: данная технология может применяться при создании как автономных схем памяти, так и встраиваемых систем, а также вычислений в оперативной памяти.

Вторая группа преимуществ связана с возможностью продления действия т. н. закона Мура. На это указывает то обстоятельство, что FanFET может реализовываться в широком диапазоне проектных норм. С коммерческой точки зрения к преимуществам технологии FanFET можно отнести следующее:

это беспроигрышная (win-win) бизнес-модель, обеспечивающая рентабельность в стратегической перспективе;

совместимость со стандартными кремниевыми процессами обеспечивает возможность реализации FanFET технологического процесса на существующих мощностях по обработке 300-мм пластин;

возможность сокращения издержек на разработку и повышения коэффициента использования производственных мощностей;

распределенное использование патентных прав: совместное использование патентного пула и формирование соответствующих технических спецификаций;

возможность формирования полной производственной цепочки поставок.


Расширение перспективных бизнес-возможностей

Инновационная 3D-флэш-память NAND-типа на FanFET-транзисторах, предлагаемая корпорацией Hexas Technology, совместима со стандартной МОП-транзисторной структурой и наиболее эффективной технологией разработки. Помимо этого она характеризуется простыми и точными элементарными ячейками с наименьшими топологическими размерами (2F2), а также самой высокой удельной плотностью расположения элементов, достигнутой в области 3D-технологий. В эпоху мобильной связи и искусственного интеллекта корпорация Hexas Technology надеется на дальнейшую разработку беспроигрышной бизнес-модели совместно с различными альянсами в соответствии с т. н. стратегией голубого океана. Это позволит создать больше производных приборов и технологий, расширить охват технологических уровней и увеличить бизнес-возможности и в целом будет способствовать созданию новых наноразмерных приложений в области схем памяти.


FanFET и приложения цифровой логики

На основе сочетания FanFET с каналами n-типа и p-канальных FanFET возможно создание опытного (экспериментального) образца инвертора. На рис. 5 приведена принципиальная схема FanFET-инвертора основного блока цифровой логики. Топология FanFET обладает большей кинетической энергией и потенциалом для развития по таким параметрам, как размер, электрические характеристики и технологии 3D-процесса. FanFET-транзисторы, как и КМОП-транзисторы, представляют собой структуру, на основе которой можно формировать запоминающие устройства и логические схемы. В полупроводниковой промышленности FanFET представляет собой восходящую звезду среди инновационных наноразмерных структур и обладает существенным потенциалом для развития.



Источник: Hexas Technology

Рисунок 5. Схематическое изображение FanFET-инвертора


Chen-Chih Wang Morgan. The Concept of a New Transistor FanFET Technology Applied to 3D-NAND Flash. EE Times magazine, July 9, 2020: https://www.eetimes.com/the-concept-of-a-new-transistor-fanfet-technology-applied-to‑3d-nand-flash/


В ЦЕНТРЕ ВНИМАНИЯ

Hexas Technology

Дата основания : 2017 г.
Штабквартира: Тайбэй, Тайвань.

Компания разработала инновационную транзисторную структуру типа веерный полевой транзистор (FanFET), предназначенную для использования в 3D-схемах флэш-памяти NAND-типа, схемах флэш-памяти NOR-типа и ДОЗУ (всего более 20 технологических вариантов). Диапазон проектных норм – ​от 90 до 10 нм и менее.

СФ-блоки Hexas позволяют ее заказчикам реализовывать перспективные конечные изделия, включая карты памяти мобильных телефонов, твердотельные накопители (SSD), модули ДОЗУ, встраиваемые системы и даже системы обработки данных в оперативной памяти, а также автопилоты, роботы, облачные системы, быстродействующие и высокопроизводительные вычислительные приложения на основе ИИ.

Предлагаемая Hexas технология совместима с процессами современных заводов по обработке 300-мм пластин и обеспечивает в два раза большую плотность расположения ячеек памяти (соответственно, и ее емкости), чем у современных схем памяти ведущих производителей – ​при равных проектных нормах и том же числе этажированных слоев. Благодаря этому заказчики, сталкивающиеся с трудностями технологического реинжиниринга и модернизации технологий, могут создавать комплексные решения с приемлемыми затратами, а также повышать производительность и коэффициент использования производственных мощностей.


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.