Память HBM3 и проектирование ИС

Память HBM3 и проектирование ИС

Выпуск 23(6747) от 25 ноября 2021 г.
РУБРИКА: МИКРОЭЛЕКТРОНИКА


В прошлом выпуске была начата публикация статьи о перспективной памяти с высокой пропускной способностью (HBM3). Этот тип ИС ЗУ предлагает увеличение пропускной способности и емкости этажерки памяти в 2 раза, а также некоторые другие преимущества. В некоторых случаях HBM3 даже используется в качестве кэша 4-го уровня (L4). Предлагаем Вашему вниманию завершение статьи.


Критические компромиссы

Производители микросхем ясно дали понять, что применение HBM3 имеет смысл тогда, когда в системе есть уже интерпозер. Например, это может быть конструкция на основе чиплетов, использующая кремниевый интерпозер. Однако во многих случаях, когда в системе еще нет интерпозера, более экономичным (по сравнению с добавлением интерпозера, специально предназначенного для реализации HBM3) может быть решение типа «память-на-печатной плате», такое как DDR5, LPDDR5/5X или GDDR6.

Однако по мере того, как вступает в силу такой фактор, как экономия, обусловленная ростом масштабов производства (economies of scale), такого рода компромиссы могут стать менее серьезной проблемой. Наиболее важными соображениями при использовании решений с HBM3 являются управление соотношением производительности, потребляемой мощности и площади кристалла (performance, power, area, PPA), потому что при той же пропускной способности по сравнению с GDDR, HBM устройство будет иметь меньшую площадь кристалла, меньшую потребляемую мощность и меньшее число рабочих интерфейсов физического уровня.

Кроме того, с точки зрения СФ-блоков, HBM-приборы, по сравнению с интерфейсами DDR, GDDR или LPDDR, не имеют каких-либо устоявшихся подходов или стандартов их физической реализации в конструкциях типа «система-на-кристалле» (SoC). Можно сформировать полную линейную реализацию физического уровня в боковой части кристалла, разместить в верхней части кристалла, сформировать этажерку – то есть существует бесчисленное множество способов реализации этого физического интерфейса. Но когда речь идет о формировании этажерки HBM, то здесь уже существует строгое определение, сформулированное JEDEC: размещение на интерпозере в непосредственной близости от SoC, что и определяет физическую реализацию.

Подобные решения также влияют на надежность: так как уменьшается гибкость в плане места формирования столбиковых выводов, увеличивается предсказуемость, что также может означать более высокую надежность.

Еще одним фактором, способствующим повышению надежности, является число реализаций конкретной конструкции. Действительно, если производитель схем памяти делает одно и то же, или почти одно и то же для каждого клиента, это означает, что его продукция действительно хороша. Если какая-либо конструкция работает для AMD и миллионов устройств, которые поставляет эта корпорация, то почему же для какого-либо нового клиента, специализирующегося в области искусственного интеллекта (ИИ) и впервые закупающего HBM, будет по-другому? Ведь заново изобретать ничего не придется. Это особенно удобно с учетом сложностей, которые создают 2,5D и 3D структуры. Соответственно, чем больше изменчивых параметров можно устранить, тем лучше.

Неудивительно, что главным соображением в приложениях ИИ/машинного обучения (МО), где ожидается активное внедрение HBM3, является управление режимом электропитания (потребляемой мощности). Это справедливо как для центров обработки данных (ЦОД), так и для устройств краевых вычислений. Компромиссы ищутся в области соотношений потребляемой мощности, производительности, площади и пропускной способности. Для краевых вычислений компромиссы продолжают усложняться, и к традиционному уравнению PPA добавляется четвертая переменная — пропускная способность. При проектировании процессора или ускорителя ИИ/МО при определении компромисса между потребляемой мощностью, производительностью, площадью и пропускной способностью многое зависит от характера рабочей нагрузки.


Обеспечение работоспособности

Хотя реализации HBM3 могут показаться достаточно простыми, это обманчивое впечатление. Поскольку эти запоминающие устройства часто используются в критически важных приложениях, обеспечение их работы должным образом требует дополнительных усилий. Для того, чтобы убедиться, что вся подсистема памяти функционирует должным образом, после ее реализации на физическом уровне следует использовать инструментальные средства отладки и ввода в эксплуатацию аппаратного обеспечения, которые предоставляют многие поставщики.

Для оценки того, насколько хорошо система в целом будет работать с системами/подсистемами HBM 2e/3 пользователи обычно используют среду тестирования и моделирования, предоставляемую поставщиком.

Специалисты корпорации Rambus отмечают, что с точки зрения общей эффективности системы, одной из проблем HBM всегда была реализация на физическом уровне – из-за малой площади. В перспективных конструкциях, использующих центральный процессор или графический процессор, а также четыре или больше HBM ДОЗУ (занимающих относительно мало места) (рис. 2), основными вопросами при реализации на физическом уровне также являются потребляемая мощность, целостность сигнала, производственная надежность.



Источник: Rambus 

Рисунок 2. 2,5D/3D архитектура системы с HBM3 памятью.


В целях получения максимальной производительности интерпозера и конструкции корпуса/модуля, даже с применением HBM2e, когда скорости передачи данных доходят до 3,2 Гбит/с и 3,6 Гбит/с, многие фирмы-производители пытаются добиться хорошей целостности сигнала именно за счет интерпозеров. Ситуация осложняется тем, что у каждого кремниевого завода существуют свои нормы проектирования интерпозеров – у одних сложнее, у других - проще. С помощью HBM3 можно увеличить число слоев памяти и расширить возможности интерпозера — толщину диэлектрика и т.д. Это немного облегчает ряд проблем. Но даже на приборах предыдущего поколения многие клиенты не могли понять: «Как эта штука работает со скоростью 3,2 Гбит/с?»


Заключение

Работы увеличению пропускной способности памяти в обозримом будущем будут продолжаться. Ожидается, что предстоящее внедрение HBM3 откроет новый этап в проектировании систем, выводя их производительность на новый уровень.

Для достижения этой цели разработчики и производители должны продолжать соответствовать требованиям к проектированию и верификации информационно-емких (требующих переработки больших объемов данных) SоC с СФ-блоками интерфейсов памяти, а также обладать решениями для верификации наиболее перспективных протоколов, таких как HBM3. Кроме того, подобные решения необходимо использовать совместно - для обеспечения проверки соответствия рабочих характеристик как с точки зрения протоколов, так и с точки зрения синхронизации. Также требуется применение моделей компенсации неисправностей или ошибок. Все это гарантирует нормальную работу без сбоев.


Ann Steffora Mutschler. HBM3: Big Impact On Chip Design. Semiconductor Engineering, October 14th, 2021

https://semiengineering.com/hbm3s-impact-on-chip-design/


ЧИТАЙТЕ ТАКЖЕ

Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.
Выпуск 24/25 (6748/6749) от 23 декабря 2021 г. г.